반도체 공정의 불확실성, TT FF SS Lot으로 관리하기
Contents Table
참조 (네이버 백과사전 / 사전) : 수율
함께읽으면 좋은 글
반도체 칩을 개발하고 생산하는 과정은 극도로 정밀한 기술을 요구합니다. 나노미터(nm) 단위의 미세 공정에서는 아주 작은 변수 하나가 칩의 성능을 크게 좌우하기 때문입니다. 하지만 현실적으로 모든 웨이퍼(Wafer)와 모든 칩을 100% 동일하게 만드는 것은 불가능합니다. 마치 같은 레시피로 빵을 구워도 매번 맛과 모양이 미세하게 다른 것과 같습니다.
이러한 반도체 공정상의 불가피한 편차(Variation)를 관리하고, 생산된 칩의 성능을 예측하기 위해 사용하는 개념이 바로 공정 코너(Process Corner)이며, 이를 대표하는 것이 TT Lot, FF Lot, SS Lot 입니다. 오늘은 이 개념들이 각각 무엇을 의미하며, 반도체 개발에서 왜 그토록 중요한지에 대해 깊이 있게 알아보겠습니다.
공정 코너(Process Corner)란 무엇인가?
반도체 칩의 성능은 크게 공정(Process), 전압(Voltage), 온도(Temperature) 세 가지 요소에 의해 결정되며, 이를 줄여서 PVT라고 부릅니다. 이 중에서 ‘공정(Process)’ 변수를 극단적인 경우로 나누어 시뮬레이션하고 테스트하는 것을 ‘공정 코너’ 분석이라고 합니다.
쉽게 말해, 우리가 설계한 반도체가 최상의 공정 조건과 최악의 공정 조건에서도 문제없이 동작하는지를 검증하는 과정입니다. 이때 등장하는 것이 바로 TT, FF, SS와 같은 용어들입니다. 이는 웨이퍼에 형성되는 트랜지스터(Transistor)의 성능 특성을 나타냅니다.
현대 반도체의 기본 단위인 CMOS는 NMOS와 PMOS라는 두 가지 종류의 트랜지스터로 구성됩니다. 공정 코너는 바로 이 NMOS와 PMOS의 성능이 어떻게 조합되는지에 따라 구분됩니다.
| 용어 | 설명 |
| NMOS | N-type Metal-Oxide-Semiconductor. 전자가 전류를 운반하는 트랜지스터입니다. |
| PMOS | P-type Metal-Oxide-Semiconductor. 정공(Hole)이 전류를 운반하는 트랜지스터입니다. |
| Fast (F) | 트랜지스터의 동작 속도가 빠른 상태. 문턱 전압(Vth)이 낮아 적은 전압으로도 많은 전류(Ion)를 흘려보낼 수 있지만, 누설 전류(Ioff)도 큽니다. |
| Slow (S) | 트랜지스터의 동작 속도가 느린 상태. 문턱 전압(Vth)이 높아 많은 전류를 흘리기 어렵지만, 누설 전류가 적어 전력 효율이 좋습니다. |
| Typical (T) | 가장 표준적인, 설계 목표에 해당하는 평균적인 성능 상태입니다. |
이 조합을 통해 다양한 공정 코너가 정의되며, 반도체 개발 과정에서 생산될 웨이퍼의 특성을 대표하는 TT Lot, FF Lot, SS Lot 등으로 불리게 됩니다.
대표적인 공정 코너: TT, FF, SS Lot의 의미
이제 본격적으로 각 Lot이 무엇을 의미하는지 자세히 살펴보겠습니다. 여기서 ‘Lot’은 특정 공정 조건에서 함께 생산된 웨이퍼들의 묶음을 의미한다고 생각하시면 쉽습니다.
1. TT Lot (Typical-Typical)
TT Lot은 NMOS와 PMOS가 모두 표준적인(Typical) 성능을 보이는 웨이퍼들을 의미합니다. 이는 반도체 설계 시 목표로 하는 가장 이상적이고 평균적인 경우입니다. 생산되는 웨이퍼의 대다수는 이 TT Lot 특성에 가깝게 분포하며, 모든 성능 지표의 기준점이 됩니다.
- 특징: 설계된 사양과 가장 근접한 성능을 보임
- 성능: 속도와 전력 소모가 모두 중간 수준
- 의미: 반도체 수율의 중심이 되는 가장 일반적인 케이스
2. FF Lot (Fast-Fast)
FF Lot은 NMOS와 PMOS가 모두 빠른(Fast) 성능을 보이는 웨이퍼들입니다. 이 웨이퍼의 트랜지스터들은 문턱 전압(Vth)이 낮아 빠른 속도로 동작합니다. 따라서 고성능, 고클럭 제품을 만드는 데 유리할 수 있습니다.
하지만 세상에 공짜는 없듯이, 빠른 속도를 얻는 대신 누설 전류(Leakage Current)가 크다는 단점이 있습니다. 칩이 동작하지 않을 때도 미세하게 전류가 새어나가 전력 소모가 커지고 발열이 심해질 수 있습니다.
- 특징: NMOS와 PMOS 모두 동작 속도가 빠름
- 장점: 높은 동작 속도, 고성능 구현에 유리
- 단점: 높은 누설 전류로 인한 전력 소모 증가 및 발열 문제 발생 가능
3. SS Lot (Slow-Slow)
SS Lot은 NMOS와 PMOS가 모두 느린(Slow) 성능을 보이는 웨이퍼들입니다. FF Lot과 정반대로 트랜지스터의 문턱 전압(Vth)이 높아 동작 속도가 느립니다. 이는 칩의 최고 동작 속도를 제한하는 요인이 됩니다.
반면, 누설 전류가 매우 적다는 큰 장점이 있습니다. 따라서 배터리로 동작하는 모바일 기기나 저전력 IoT 디바이스와 같이 전력 효율이 매우 중요한 제품에 적합합니다.
- 특징: NMOS와 PMOS 모두 동작 속도가 느림
- 장점: 매우 낮은 누설 전류, 뛰어난 전력 효율
- 단점: 낮은 동작 속도, 고성능 구현에 불리
표로 정리하는 공정 코너별 특성
| 코너 (Lot) | NMOS 특성 | PMOS 특성 | 동작 속도 (Speed) | 누설 전류 (Leakage) | 주요 특징 및 용도 |
| TT (Typical) | Typical | Typical | 보통 | 보통 | 설계 기준, 가장 일반적인 성능 |
| FF (Fast) | Fast | Fast | 빠름 (High) | 높음 (High) | 고성능, 고클럭 제품 (서버, 게이밍 PC) |
| SS (Slow) | Slow | Slow | 느림 (Low) | 낮음 (Low) | 저전력, 모바일, IoT 기기 |
| FS (Skew) | Fast | Slow | 불균형 | 불균형 | 타이밍 검증(Hold Time)에 중요 |
| SF (Skew) | Slow | Fast | 불균형 | 불균형 | 타이밍 검증(Setup Time)에 중요 |
참고: 표에 추가된 FS, SF는 ‘스키우 코너(Skew Corner)’라고 불리며, NMOS와 PMOS의 속도가 서로 엇갈리는 경우입니다. 이는 칩 내부의 복잡한 타이밍 문제를 검증하는 데 매우 중요하게 사용됩니다.
TT, FF, SS Lot이 반도체 개발과 수율에 미치는 영향
그렇다면 왜 이렇게 복잡하게 공정 코너를 나누어 관리해야 할까요? 이는 설계의 강건함(Robustness)과 생산 수율(Yield)과 직결되기 때문입니다.
1. 설계 및 검증 단계
반도체 설계 엔지니어들은 칩을 설계할 때 TT 조건뿐만 아니라 FF, SS, FS, SF 등 모든 공정 코너 조건에서 시뮬레이션을 수행합니다. 만약 SS 코너에서 칩이 너무 느려져서 요구 성능을 만족하지 못하거나, FF 코너에서 전력 소모가 허용 범위를 초과한다면 이는 설계 결함입니다.
- SS 코너 검증: 칩이 동작할 수 있는 ‘최소 성능’을 보장하는지 확인. (예: 최소 동작 클럭 만족 여부)
- FF 코너 검증: 칩의 ‘최대 전력 소모’와 발열이 감당 가능한 수준인지 확인.
- Skew 코너 (FS, SF) 검증: 신호들 간의 전달 속도 차이로 인해 발생하는 미세한 타이밍 오류(Setup/Hold Violation)가 없는지 확인.
이처럼 모든 극단적인 공정 코너에서 안정적으로 동작하도록 설계를 최적화해야만, 실제 양산에 들어갔을 때 불량률을 최소화하고 높은 수율을 기대할 수 있습니다.
2. 양산 및 제품화 단계
웨이퍼가 생산되면, 실제로는 정규분포와 같이 TT Lot을 중심으로 FF, SS 특성을 가진 웨이퍼들이 골고루 섞여 나옵니다. 이때 각 칩의 성능을 테스트하여 등급을 나누는 과정, 즉 수율 빈닝(Yield Binning)을 거칩니다.
- FF Lot에서 나온 칩들은 테스트를 통해 최고 성능 라인업(예: i9 프로세서, 고클럭 모델)으로 판매될 수 있습니다.
- TT Lot에서 나온 칩들은 주력 제품군(예: i7, i5 프로세서)으로 판매됩니다.
- SS Lot에서 나온 칩들은 속도는 조금 느리지만 전력 효율이 좋으므로 저전력 모델이나 보급형 라인업(예: 저전력 모바일 프로세서)으로 판매될 수 있습니다.
만약 어떤 칩 설계가 SS 코너를 전혀 고려하지 않았다면, 양산 시 SS Lot 특성을 가진 웨이퍼에서 생산된 칩들은 모두 불량이 되어 버려야 합니다. 이는 곧 수율의 막대한 손실로 이어집니다. 따라서 모든 TT FF SS Lot을 포괄하는 설계는 성공적인 반도체 제품화의 필수 조건입니다.
불확실성을 관리하는 기술
TT Lot, FF Lot, SS Lot은 단순히 웨이퍼의 종류를 나누는 개념을 넘어, 반도체 제조 공정에서 발생하는 피할 수 없는 편차와 불확실성을 체계적으로 관리하기 위한 핵심적인 도구입니다. 설계 단계에서는 칩의 강건함을 보증하는 척도가 되고, 양산 단계에서는 수율을 극대화하고 제품 라인업을 다양화하는 기준이 됩니다.
