SRAM 비트셀 미세화가 로직보다 느려진 이유

좁은 평수의 집을 설계할 때, 방 하나짜리는 벽을 조금만 밀어도 금방 줄어듭니다. 하지만 방 여섯 개를 균형 있게 넣어야 하는 집은 그렇게 쉽게 줄지 않죠.

칩 안의 회로도 마찬가지입니다. 로직은 비교적 자유롭게 작아져 온 반면, 작은 셀 하나에 트랜지스터 여섯 개를 넣어야 하는 SRAM은 점점 더디게 줄고 있습니다. 이렇게 세대가 바뀌어도 SRAM의 셀 면적이 좀처럼 줄지 않는 현상을 SRAM 비트셀 미세화의 둔화라고 부릅니다.

겉으로는 같은 공정을 쓰는데 왜 유독 SRAM만 뒤처질까요. 오늘은 그 이유를 구조와 변동성이라는 두 축으로 풀어 보겠습니다.

SRAM 비트셀 미세화란 무엇인가

SRAM의 한 비트는 6T 셀(6-Transistor Cell), 즉 트랜지스터 여섯 개로 이루어집니다. 두 개의 인버터가 서로 물고 값을 붙잡고, 두 개의 접근 트랜지스터가 읽고 쓰는 길을 여는 구조죠.

SRAM 비트셀 미세화란 이 여섯 트랜지스터로 된 한 셀을 공정 세대마다 더 작게 줄여 같은 면적에 더 많은 용량을 담는 일을 말합니다. 비트셀은 칩 안에서 수십억 번 반복되기에, 셀 하나의 크기가 전체 용량과 원가를 좌우하죠.

오랫동안 이 비트셀은 공정에서 가장 작고 조밀한 패턴으로, 로직과 거의 발을 맞춰 줄어들었습니다. 그런데 최근 세대로 올수록 그 보폭이 눈에 띄게 짧아졌습니다.

왜 로직을 따라가지 못하는가

로직 회로는 설계에 여유가 많습니다. 트랜지스터를 재배치하거나 배선 층을 조정하는 등 면적을 줄일 길이 여러 갈래죠.

반면 비트셀은 정해진 여섯 트랜지스터를 가장 빽빽한 규칙으로 배치한, 더 손댈 데가 거의 없는 구조입니다. 그래서 패턴을 그리는 한계에 가장 먼저 부딪힙니다. SRAM 비트셀 미세화가 로직보다 먼저 벽에 닿는 첫 번째 이유죠.

게다가 비트셀은 안정적으로 값을 읽고 쓰려면 트랜지스터들의 힘 균형이 맞아야 합니다. 트랜지스터를 모두 똑같은 비율로 줄이면 셀만 작아질 뿐 특성은 그대로일 것이라 생각하기 쉽지만, 작아질수록 이 힘 균형이 쉽게 깨진다는 점이 미세화를 가로막습니다.

6T 구조가 미세화에 불리한 원리

6T 셀이 값을 안정적으로 지키려면 세 종류의 트랜지스터가 저마다 다른 세기를 가져야 합니다. 값을 붙잡는 힘, 길을 여는 힘, 끌어올리는 힘의 비율이 어긋나면 읽다가 값이 뒤집히거나 쓰기가 실패하죠.

평면 시절에는 트랜지스터의 폭을 조금씩 다르게 그려 이 비율을 맞췄습니다. 그런데 핀펫에서는 채널 폭이 핀 개수라는 덩어리 단위로만 정해집니다. 이 핀 양자화(Fin Quantization) 때문에 폭을 미세하게 조절할 수 없어, 균형을 잡을 자유도가 크게 줄었습니다.

좁은 평수에 방 여섯 개를 넣되 각 방 크기까지 정해진 규격으로만 맞춰야 하는 셈입니다. 벽을 더 밀고 싶어도 방의 균형이 무너지면 집이 제 기능을 못 하니, 쉽게 줄이지 못하는 것이죠.

변동성과 안정성이라는 벽

작아진 트랜지스터는 제조 과정의 미세한 불균일에 더 민감해집니다. 불순물 원자 몇 개의 위치 차이나 가장자리의 거칠기가 셀마다 특성을 들쭉날쭉하게 만들죠. 이 공정 변동성(Process Variation)은 셀이 작을수록 비중이 커집니다.

이렇게 특성이 흔들리면 값을 안정적으로 지키는 여유, 즉 정적 잡음 여유(SNM, Static Noise Margin)가 줄어듭니다. 특히 전력을 아끼려 전원 전압을 낮추면 이 여유는 더 빠듯해지죠.

결국 SRAM 비트셀 미세화는 단순히 더 작게 그리는 문제가 아니라, 작아지면서도 수십억 개의 셀이 모두 안정적으로 동작하도록 지켜 내야 하는 문제입니다. 그래서 요즘은 셀을 더 줄이는 대신, 전원선을 뒤로 넘기거나 셀 구조를 다듬어 안정성을 보전하는 쪽으로 무게가 옮겨 가고 있습니다.

로직과 SRAM 미세화 비교

같은 공정 세대라도 로직과 SRAM이 미세화에서 처한 조건은 다릅니다. 표로 견주어 보겠습니다.

구분	로직 회로	SRAM 비트셀
설계 자유도	재배치·배선 조정 여지 큼	고정된 6T, 여지 적음
반복 규모	다양한 셀 혼합	같은 셀 수십억 번 반복
변동성 민감도	상대적으로 둔감	안정성 여유에 직결
미세화 속도	비교적 꾸준함	세대가 갈수록 둔화

핵심 정리

방 여섯 개를 균형 있게 넣어야 하는 좁은 집이 쉽게 줄지 않듯, SRAM 비트셀 미세화는 여섯 트랜지스터의 힘 균형과 안정성을 지켜야 하기에 로직만큼 빠르게 작아지지 못합니다. 가장 빽빽한 구조라 패턴 한계에 먼저 닿는 것도 한몫하죠.

핀 양자화로 균형을 잡을 자유도가 줄고, 공정 변동성이 안정성 여유를 갉아먹으면서 그 둔화는 더 뚜렷해졌습니다. 이제 경쟁의 초점은 셀을 얼마나 더 줄이느냐보다, 작아진 셀을 얼마나 안정적으로 지켜 내느냐로 옮겨 가고 있습니다.

면접 대비 질문