DRAM 셀 구조, 커패시터 하나로 비트를 지키는 원리

바닥에 아주 작은 구멍이 난 물양동이를 떠올려 보세요. 물이 차 있으면 1, 비어 있으면 0이라고 약속했는데, 가만히 두면 물이 조금씩 새어 나가 결국 0과 1을 구분할 수 없게 되죠. 그래서 누군가 주기적으로 양동이를 들여다보고 다시 가득 채워 줘야 합니다.

DRAM 셀 구조가 바로 이 양동이입니다. 커패시터라는 작은 그릇에 전하를 담아 비트를 기억하고, 그 전하가 새기 전에 다시 채우는 방식으로 데이터를 지키죠. 이 글에서는 셀 하나의 구성에서 시작해 읽기와 쓰기가 실제로 어떻게 일어나는지, 그리고 셀을 작게 만들기 위해 어떤 구조가 쓰이는지 차례로 살펴봅니다.

DRAM 셀 구조의 기본, 1T1C

DRAM의 셀은 트랜지스터 하나와 커패시터 하나로 이루어진 1T1C 셀입니다. 커패시터는 전하를 담는 그릇이고, 트랜지스터는 그 그릇과 바깥 배선을 잇거나 끊는 문 역할을 하죠. 셀 하나가 1비트를 저장합니다.

트랜지스터의 게이트는 워드 라인(Word Line)에, 한쪽 단자는 비트 라인(Bit Line)에, 다른 쪽 단자는 커패시터의 저장 전극에 연결됩니다. 커패시터의 반대편 전극은 여러 셀이 함께 쓰는 공통 전극(플레이트)이죠. 워드 라인이 켜지면 문이 열려 커패시터와 비트 라인 사이로 전하가 오갈 수 있습니다.

셀이 이렇게 단순하기 때문에 DRAM은 같은 면적에 많은 비트를 넣을 수 있습니다. 트랜지스터 여섯 개로 1비트를 저장하는 SRAM에 비해 셀이 훨씬 작죠. 대신 커패시터의 전하가 조금씩 새기 때문에 주기적으로 다시 채워야 하고, 이름의 Dynamic이 바로 이 성질을 뜻합니다.

워드 라인과 비트 라인으로 짠 셀 어레이

DRAM 셀 구조를 칩 전체로 넓혀 보면, 셀들은 바둑판처럼 배열됩니다. 가로로 달리는 워드 라인 하나에는 한 행의 셀 게이트가 모두 연결되고, 세로로 달리는 비트 라인 하나에는 한 열의 여러 셀이 연결되죠. 워드 라인 하나를 켜면 그 행의 모든 셀이 동시에 각자의 비트 라인에 연결됩니다.

그래서 DRAM은 셀 하나만 골라 읽는 것이 아니라 한 행 전체를 한꺼번에 여는 방식으로 동작합니다. 행을 여는 명령을 액티베이트(Activate)라고 하고, 열린 행에서 필요한 열의 데이터만 골라 밖으로 내보내죠. 같은 행 안의 데이터를 이어서 읽으면 빠른 이유도 여기에 있습니다.

비트 라인의 끝에는 감지 증폭기(Sense Amplifier)가 붙어 있습니다. 감지 증폭기는 보통 두 비트 라인을 한 쌍으로 묶어, 한쪽은 읽을 셀의 신호를 받고 다른 쪽은 비교 기준 역할을 하도록 배치하죠.

읽기의 시작, 프리차지와 전하 공유

읽기 전에 비트 라인 쌍을 셀 전압의 절반, 흔히 VDD/2라고 부르는 중간 전압으로 맞춰 둡니다. 이를 프리차지(Precharge)라고 하죠. 1이 담긴 셀은 이보다 높은 전압을, 0이 담긴 셀은 낮은 전압을 갖고 있으므로, 중간에서 출발하면 어느 쪽으로든 같은 크기만큼 움직일 수 있습니다.

워드 라인을 켜면 셀 커패시터와 비트 라인이 연결되어 전하를 나눠 갖는 전하 공유(Charge Sharing)가 일어납니다. 그런데 비트 라인에는 수많은 셀이 매달려 있어 자체 정전 용량이 셀 커패시터보다 몇 배나 크죠. 작은 컵의 물을 큰 수조에 부으면 수위가 조금밖에 안 오르듯, 비트 라인의 전압 변화는 아주 작습니다.

위 값은 원리를 보이기 위한 가정이지만, 핵심은 분명합니다. 셀 커패시터가 작아질수록, 비트 라인이 길어질수록 신호가 줄어들어 판별이 어려워지죠. DRAM 설계에서 셀 정전 용량을 일정 수준 이상으로 지키려는 노력이 끝없이 이어지는 이유입니다.

한 가지 더 있습니다. 셀 트랜지스터를 통해 1을 온전히 전달하려면 게이트 전압이 비트 라인의 높은 전압보다 문턱 전압 이상 높아야 하죠. 그래서 워드 라인은 보통 VDD보다 높은 별도의 승압 전압으로 구동합니다.

감지 증폭기와 파괴적 읽기

감지 증폭기는 두 개의 인버터를 서로 엇갈려 연결한 래치 구조입니다. 비트 라인 쌍 사이에 수십 mV의 작은 차이만 생겨도, 양성 피드백으로 그 차이를 키워 한쪽은 높은 전압으로, 다른 쪽은 0 V로 끝까지 벌려 놓죠.

여기서 중요한 사실이 있습니다. 전하 공유 순간 셀의 전하는 비트 라인으로 퍼져 나가 이미 원래 값을 잃었죠. 흔히 읽기는 데이터를 건드리지 않는 동작이라고 생각하지만, DRAM의 읽기는 셀의 내용을 지우는 파괴적 읽기(Destructive Read)입니다.

그래서 감지 증폭기가 비트 라인을 완전한 높은 전압이나 0 V로 벌려 놓는 동안, 워드 라인은 계속 켜져 있습니다. 증폭된 전압이 열린 문을 통해 셀 커패시터로 되돌아가 원래 값을 다시 채우는데, 이것이 복원(Restore)이죠. 복원이 끝나면 워드 라인을 끄고 비트 라인을 다시 프리차지해 다음 행을 열 준비를 합니다.

쓰기와 리프레시

쓰기는 읽기와 같은 길을 거꾸로 씁니다. 행을 열어 감지 증폭기가 값을 잡은 상태에서, 쓰기 드라이버가 원하는 열의 비트 라인을 강하게 끌어 새 값으로 뒤집죠. 워드 라인이 열려 있으므로 그 값이 그대로 셀 커패시터에 저장됩니다.

리프레시는 앞에서 본 읽기와 복원을 데이터 출력 없이 행마다 반복하는 동작입니다. 양동이를 들여다보고 다시 채우는 일을 칩 전체에 대해 정해진 주기 안에 끝내야 하죠. 누설의 원인과 온도의 영향은 메모리 수명을 다룬 글에 따로 정리해 두었으니, 여기서는 리프레시가 파괴적 읽기 뒤의 복원과 같은 원리라는 점만 기억하면 충분합니다.

셀을 작게 만드는 구조 기술

DRAM 셀 구조의 발전은 두 가지 요구 사이의 줄다리기입니다. 셀은 계속 작아져야 하는데, 커패시터의 정전 용량은 줄면 안 되고 트랜지스터의 누설 전류도 늘면 안 되죠.

매립 채널 셀 트랜지스터

평면 트랜지스터를 그대로 줄이면 채널이 짧아져 꺼진 상태에서도 전류가 새는 단채널 효과가 심해집니다. 그래서 실리콘 기판에 홈을 파고 그 안에 워드 라인을 묻는 매립 워드 라인(Buried Word Line) 구조가 널리 쓰이게 되었고, 이런 셀 트랜지스터를 BCAT(Buried Channel Array Transistor)라고 부르기도 하죠.

워드 라인이 홈을 따라 내려가면 같은 평면 면적에서도 채널이 홈을 감싸며 길어져 누설을 줄일 수 있습니다. 워드 라인이 기판 아래로 들어가면서 위쪽의 비트 라인과 거리가 생겨, 배선 사이의 간섭과 기생 용량이 줄어드는 장점도 있죠.

고종횡비 커패시터

커패시터의 정전 용량은 전극 면적과 유전율에 비례하고 유전막 두께에 반비례합니다. 평면 면적이 줄어드니, 남은 방법은 위로 높이 세워 면적을 키우고 유전율이 높은 High-k 유전막을 쓰는 것이죠. 그 결과 현대 DRAM의 커패시터는 폭에 비해 높이가 매우 큰 원통이나 기둥 모양이 되었습니다.

이렇게 가늘고 높은 구조는 공정 난이도가 큽니다. 깊고 좁은 구멍을 균일하게 식각해야 하고, 구멍 안쪽 벽에 얇은 막을 고르게 입혀야 하며, 키 큰 구조물이 쓰러지거나 서로 붙지 않도록 중간에 지지 구조를 두기도 하죠. 셀 면적을 더 줄이기 위해 트랜지스터를 수직으로 세우는 구조와 셀을 층층이 쌓는 3D DRAM도 연구되고 있습니다.

DRAM 셀 구성 요소 비교 표

구분	역할	동작 중 하는 일	미세화의 과제
셀 커패시터	전하로 비트 저장	전하 공유로 신호 제공, 복원으로 재충전	면적이 줄어도 정전 용량 유지, 고종횡비 공정
셀 트랜지스터	커패시터와 비트 라인을 잇는 문	워드 라인 신호로 켜지고 꺼짐	꺼진 상태의 누설 억제, 단채널 효과
워드 라인	한 행의 게이트를 묶은 배선	승압 전압으로 행 전체를 엶	저항과 인접 배선 간섭
비트 라인	한 열의 셀을 묶은 배선	VDD/2 프리차지, 신호 전달	기생 용량이 커지면 신호 감소
감지 증폭기	작은 전압 차이 판별	증폭과 동시에 셀 복원	소자 불일치로 인한 판별 오차

핵심 정리

DRAM 셀 구조는 트랜지스터 하나와 커패시터 하나로 된 1T1C 셀이 워드 라인과 비트 라인으로 엮인 배열입니다. 비트 라인을 VDD/2로 프리차지한 뒤 전하 공유로 생긴 작은 신호를 감지 증폭기가 키우고, 읽는 순간 사라진 셀의 전하를 복원으로 다시 채우죠.

구멍 난 양동이를 쓰는 대신 얻은 것은 압도적인 집적도이고, 그 대가가 복원과 리프레시입니다. DRAM의 새 기술을 볼 때는 그것이 커패시터의 정전 용량을 지키려는 것인지, 트랜지스터의 누설을 줄이려는 것인지, 비트 라인 신호를 키우려는 것인지 셋 중 어디에 속하는지 먼저 따져 보면 흐름이 잘 잡힙니다.

면접 대비 질문