FinFET과 GAA, 평면 트랜지스터가 입체로 진화한 과정

도시에 사람이 몰리면 땅이 모자랍니다. 처음에는 단층집을 작게 쪼개 더 많이 짓지만, 어느 순간 더 쪼갤 수 없는 한계가 오죠. 그때 도시는 위로 올라갑니다. 같은 땅에 아파트를 세워 더 많은 사람이 살게 하는 것이죠.

트랜지스터도 같은 길을 걸었습니다. 수십 년 동안 평평한 구조 그대로 크기만 줄이다가, 더는 버티기 어려워지자 입체로 일어섰죠. 그 결과가 FinFET과 GAA입니다. 이 글에서는 평면 트랜지스터가 왜 한계에 부딪혔고, 구조를 세우고 감싸는 방식이 어떻게 그 문제를 풀었는지 차례로 살펴봅니다.

트랜지스터 구조가 왜 바뀌어 왔나

트랜지스터의 핵심은 게이트가 아래의 채널을 얼마나 잘 통제하느냐입니다. 게이트 전압을 올리면 채널이 열려 전류가 흐르고, 내리면 닫혀 전류가 끊겨야 하죠. 이 통제력을 게이트 제어력(Gate Control) 또는 정전기적 제어력이라고 부릅니다.

트랜지스터를 작게 만들수록 같은 면적에 더 많이 넣을 수 있지만, 그만큼 게이트가 채널을 붙잡기 어려워집니다. 그래서 트랜지스터 구조의 역사는 게이트가 채널을 더 많은 면에서 감싸는 방향으로 이어져 왔습니다. 한 면에서 세 면으로, 세 면에서 네 면으로요.

평면 트랜지스터가 부딪힌 벽

전통적인 평면 트랜지스터(Planar Transistor)는 실리콘 표면에 채널이 평평하게 놓이고, 그 위 한 면에만 게이트가 얹힌 구조입니다. 오랫동안 이 구조로 크기만 줄여도 성능과 전력이 함께 좋아졌죠.

그런데 채널 길이가 수십 nm 아래로 짧아지자 문제가 커졌습니다. 소스와 드레인이 너무 가까워지면서 드레인 전압이 채널에 직접 영향을 주고, 게이트가 위에서만 누르니 채널 아래쪽은 통제가 잘 안 되었죠. 그 결과 꺼져 있어야 할 때도 전류가 새는 단채널 효과(Short Channel Effect)가 심해졌습니다.

누설이 늘면 전력 소모와 열이 커지고, 켜고 끄는 경계도 흐려집니다. 게이트 절연막을 더 얇게 만들어 통제력을 높이는 방법도 한계에 이르렀죠. 평면 구조로는 더 줄일수록 오히려 손해가 커지는 지점에 도달한 것입니다.

FinFET과 GAA의 구조와 원리

FinFET: 채널을 세워 세 면을 감싼다

FinFET(Fin Field-Effect Transistor)은 채널을 물고기 지느러미처럼 얇고 높게 세운 구조입니다. 게이트가 이 지느러미의 양옆과 위, 세 면을 감싸죠. 1990년대 말 UC 버클리 연구진의 연구에서 출발했고, 2011년 인텔이 22nm 공정에 처음 양산 적용을 발표하면서 본격적으로 쓰이기 시작했습니다.

지느러미가 얇으니 게이트가 채널 전체를 양쪽에서 붙잡을 수 있어 누설이 크게 줄었습니다. 대신 지느러미의 높이와 폭이 공정으로 정해지기 때문에, 전류를 늘리려면 지느러미 개수를 2개, 3개로 늘려야 하죠. 전류 크기를 연속적으로 조절하기 어려운 이 성질을 핀 양자화(Fin Quantization)라고 부릅니다.

GAA: 채널을 사방에서 감싼다

GAA(Gate-All-Around)는 한 걸음 더 나아가 채널을 공중에 띄우고 게이트가 위아래와 양옆, 네 면을 모두 감싸는 구조입니다. 채널을 얇은 판 모양으로 만들어 여러 장 쌓은 형태를 나노시트(Nanosheet)라고 하죠. 삼성전자는 이 구조를 MBCFET이라는 이름으로 3나노급 공정에 적용했습니다.

나노시트는 판의 폭을 설계에서 조절할 수 있어, FinFET처럼 지느러미 개수 단위로만 전류를 정해야 하는 제약이 줄어듭니다. 게이트 제어력은 높이고 설계 자유도까지 얻은 셈이죠.

입체 구조의 장점과 공정 난이도

입체 구조의 장점은 분명합니다. 같은 면적에서 누설이 줄고, 낮은 전압에서도 충분한 전류를 얻을 수 있어 성능과 전력 효율이 함께 좋아지죠. 단층집 대신 아파트를 세운 덕분에 같은 땅에서 더 많은 일을 하는 셈입니다.

대가는 공정 난이도입니다. FinFET은 높고 얇은 지느러미를 무너지지 않게 균일하게 깎아야 하고, GAA는 층을 쌓고 그중 한 물질만 골라 녹여 내는 선택적 식각, 판 사이 좁은 틈에 막을 고르게 채우는 증착까지 필요합니다. 아파트와 달리 이 건물은 원자 수십 개 두께의 판으로 지어지기 때문에, 작은 두께 차이도 트랜지스터 특성의 산포로 이어지죠.

흔히 GAA가 나오면 FinFET은 곧바로 사라진다고 생각하지만 그렇지 않습니다. 최첨단 공정은 GAA로 넘어가더라도, 비용과 성숙도 면에서 FinFET 공정은 오랫동안 많은 제품에 쓰일 가능성이 큽니다. 지금도 평면 공정이 여러 칩에서 쓰이고 있는 것과 같은 이치입니다.

다음 구조와 산업의 의미

업계는 GAA 다음 구조도 연구하고 있습니다. n형과 p형 트랜지스터를 옆에 나란히 두지 않고 위아래로 쌓는 CFET(Complementary FET)이 대표적이죠. 아파트로 치면 한 동 안에 서로 다른 용도의 층을 겹쳐 짓는 방식입니다.

FinFET과 GAA로 이어진 변화는 공정 경쟁의 축을 바꿔 놓았습니다. 예전에는 얼마나 작게 그리느냐가 핵심이었다면, 이제는 얼마나 정교하게 입체를 세우고 감싸느냐가 경쟁력이 되었죠. 그래서 증착, 식각, 계측 장비와 소재의 중요성도 함께 커졌습니다.

Planar, FinFET, GAA 비교 표

구분	Planar	FinFET	GAA (나노시트)
채널 모양	평평한 표면	세운 지느러미	공중에 뜬 얇은 판 여러 장
게이트가 감싸는 면	1면 (위)	3면 (양옆, 위)	4면 (사방)
게이트 제어력	낮음	높음	가장 높음
전류 조절	폭으로 자유롭게	핀 개수 단위	판 폭으로 비교적 자유롭게
공정 난이도	낮음	높음	매우 높음 (선택적 식각, 균일 증착)
주된 위치	성숙 공정, 아날로그·전력 칩	10나노대 전후 공정	최첨단 공정

핵심 정리

트랜지스터 구조는 게이트 제어력을 지키기 위해 평면에서 FinFET, GAA로 진화했습니다. 평면 구조는 채널이 짧아지며 단채널 효과와 누설에 부딪혔고, FinFET은 채널을 세워 세 면을, GAA는 채널을 띄워 네 면을 감싸 이 문제를 풀었죠. FinFET과 GAA는 성능과 전력 효율을 높였지만, 그 대가로 식각과 증착 공정의 난이도가 크게 올라갔습니다.

땅이 모자란 도시가 아파트를 세우듯, 트랜지스터도 더는 옆으로 줄일 수 없게 되자 위로 일어섰습니다. 새 구조가 나올 때마다 ‘게이트가 채널을 몇 면에서 감싸는가’를 먼저 물으면, 그 기술이 무엇을 해결하려는지 금방 보입니다.

면접 대비 질문