Verilog와 SystemVerilog, 차이와 실무 활용

Verilog와 SystemVerilog의 차이를 설명하는 배너
Verilog와 SystemVerilog의 관계와 문법 차이, 클래스와 무작위 생성 같은 검증 기능, 실무에서 설계와 검증에 나누어 쓰는 방식을 정리합니다.
Read more

프론트엔드와 백엔드 설계, 반도체 설계 직무의 차이

프론트엔드와 백엔드 설계 직무를 비교하는 배너
프론트엔드와 백엔드 설계가 각각 맡는 업무 흐름과 필요한 역량, 두 영역이 겹치는 지점을 비교해 반도체 설계 직무를 정리합니다.
Read more