반도체 테스트 비용, 병렬 테스트와 시간 단축 전략
놀이공원에서 인기 놀이기구 앞에 줄을 서 보면, 기다리는 시간을 정하는 것은 손님 수만이 아닙니다. 한 번에 몇 명이 탈 수 있는지, 한 바퀴가 몇 분인지, 내리고 타는 데 얼마나 걸리는지가 함께 대기 시간을 만들죠. 탑승구를 여러 개 열거나 내리는 동선을 다듬으면 같은 기구로도 줄이 훨씬 빨리 줄어듭니다.
반도체 테스트도 같은 구조입니다. 비싼 테스트 장비 한 대가 칩을 몇 개씩, 몇 초 동안, 얼마나 쉬지 않고 검사하느냐가 칩 하나에 붙는 검사 원가를 정하죠. 이 글에서는 반도체 테스트 비용이 어떤 요소로 이루어지는지, 그리고 병렬 테스트와 테스트 시간 단축으로 이를 어떻게 줄이는지 정리합니다.
반도체 테스트 비용은 어디서 생길까
테스트는 칩에 새 기능을 더하지 않습니다. 대신 불량을 걸러 고객에게 나쁜 칩이 가지 않게 하는 보험 역할을 하죠. 그래서 업계에서는 테스트를 꼭 필요하지만 최소한으로 줄여야 하는 비용으로 봅니다.
가장 큰 몫은 자동 테스트 장비(ATE, Automatic Test Equipment)입니다. 고속 신호를 만들고 미세한 전류를 재는 장비라 값이 비싸고, 이 구매 비용은 감가상각으로 장비가 일하는 시간마다 조금씩 나뉘어 붙죠. 여기에 칩을 옮기는 핸들러나 프로버, 칩과 맞닿는 프로브 카드와 테스트 소켓 같은 소모품, 클린룸 공간과 전력, 운영 인력이 더해집니다.
흔히 테스트 비용은 장비 값이 대부분이니 장비만 싸게 사면 된다고 생각하기 쉽지만, 실제로는 장비를 얼마나 효율적으로 쓰느냐가 더 큰 차이를 만듭니다. 같은 장비라도 한 번에 검사하는 칩 수와 칩당 검사 시간에 따라 칩 하나의 원가가 몇 배씩 달라지기 때문이죠.
칩 하나의 테스트 비용을 계산하는 방법
칩 하나에 붙는 반도체 테스트 비용은 대략 다음과 같이 생각할 수 있습니다. 장비 한 대의 시간당 운영비에 칩 하나가 장비를 차지하는 시간을 곱하는 방식이죠.
칩당 테스트 비용의 구조칩당 비용 ≈ 시간당 장비 운영비 × (테스트 시간 + 인덱스 시간) ÷ 동시 측정 칩 수 ÷ 장비 가동률
여기에 프로브 카드, 소켓, 로드 보드 같은 소모품 비용과 재검사 비용이 더해진다.
여기서 인덱스 시간(Index Time)은 한 번의 검사가 끝나고 다음 칩이 자리를 잡아 검사를 시작하기까지 걸리는 시간입니다. 놀이기구로 치면 손님이 내리고 다음 손님이 안전바를 내리는 시간이죠. 검사 자체가 짧은 제품일수록 이 시간이 전체에서 차지하는 비중이 커집니다.
이 식을 보면 비용을 줄이는 길이 네 갈래로 보입니다. 동시에 검사하는 칩 수를 늘리고, 테스트 시간을 줄이고, 인덱스 시간을 줄이고, 장비가 멈춰 있는 시간을 줄이는 것이죠. 아래에서 차례로 살펴봅니다.
병렬 테스트로 처리량 높이기
병렬 테스트(Multi-site Test)는 한 대의 테스터에 여러 개의 칩을 동시에 연결해 함께 검사하는 방식입니다. 칩 하나가 놓이는 자리를 사이트(Site)라 부르고, 동시에 검사하는 칩 수를 사이트 수라고 하죠. 탑승구를 여러 개 열어 한 바퀴에 더 많은 손님을 태우는 것과 같습니다.
병렬 효율이라는 지표
사이트를 4개로 늘린다고 처리량이 정확히 4배가 되지는 않습니다. 테스터의 전원 공급 장치나 측정 장치를 여러 사이트가 나눠 쓰면 일부 측정은 순서대로 해야 하고, 그만큼 한 번의 검사 시간이 길어지죠. 이 손실을 보는 지표가 병렬 효율(Multi-site Efficiency)입니다.
계산 예시병렬 효율 = 1 − (N개 동시 검사 시간 − 1개 검사 시간) ÷ ((N − 1) × 1개 검사 시간)
1개씩: 테스트 2.0초 + 인덱스 0.5초 = 2.5초에 1개, 시간당 1,440개
4개 동시: 테스트 2.4초 + 인덱스 0.5초 = 2.9초에 4개, 시간당 약 4,970개
병렬 효율 = 1 − 0.4 ÷ (3 × 2.0) ≈ 93%
이 예에서 처리량은 약 3.4배로 늘었습니다. 사이트 수가 늘수록 칩당 비용은 줄지만, 병렬 효율이 떨어지면 효과가 빠르게 줄어들죠. 그래서 병렬 테스트를 설계할 때는 사이트 수와 병렬 효율을 함께 봐야 합니다.
사이트 수를 무한정 늘릴 수 없는 이유
사이트가 늘면 테스터의 채널과 전원 자원이 그만큼 더 필요하고, 프로브 카드와 로드 보드도 복잡하고 비싸집니다. 사이트마다 배선 길이와 접촉 상태가 조금씩 달라 같은 칩인데 사이트에 따라 결과가 다르게 나오는 문제도 생기죠. 이를 막기 위해 사이트 간 측정 차이를 정기적으로 비교하고 보정합니다.
제품 특성도 영향을 줍니다. 메모리처럼 패턴이 단순하고 반복적인 제품은 아주 많은 칩을 한꺼번에 검사하는 경우가 많지만, 핀이 많고 고속 인터페이스가 복잡한 시스템 반도체는 사이트 수를 늘리기가 상대적으로 어렵습니다.
테스트 시간을 줄이는 네 가지 방법
중복 항목 제거와 순서 최적화
제품이 안정되면 그동안 쌓인 데이터를 보고 거의 불량이 나오지 않거나 다른 항목과 같은 불량을 잡는 검사를 덜어 냅니다. 불량이 자주 나오는 항목을 앞쪽에 두면, 처음 실패하는 순간 검사를 멈추는 방식에서 불량 칩이 장비를 차지하는 시간도 줄어들죠. 다만 항목을 빼는 결정은 충분한 데이터와 고객 품질 기준을 근거로 신중하게 내립니다.
패턴 압축
디지털 회로 검사에서 시간을 가장 많이 쓰는 부분은 스캔 패턴을 칩 안으로 밀어 넣고 결과를 읽어 내는 과정입니다. 테스트 압축(Test Compression)은 칩 안에 압축 해제 회로와 결과 압축 회로를 넣어, 적은 데이터로 많은 스캔 체인을 동시에 채우는 기술이죠. 테스터 메모리에 담을 패턴 양과 검사 시간이 함께 줄어듭니다.
적응형 테스트
적응형 테스트(Adaptive Test)는 모든 칩에 똑같은 검사를 하지 않고, 앞선 측정 결과에 따라 검사 내용을 바꾸는 방식입니다. 웨이퍼 테스트 결과가 아주 좋은 로트는 일부 항목을 줄이고, 이상 징후가 보이는 칩에는 검사를 더하는 식이죠. 데이터를 실시간으로 다루는 시스템이 필요하지만 평균 검사 시간을 줄이면서 품질은 지킬 수 있습니다.
동시 테스트
하나의 칩 안에서도 서로 독립된 블록은 동시에 검사할 수 있습니다. 메모리 블록과 아날로그 블록, 디지털 로직을 차례로 검사하던 것을 함께 돌리는 동시 테스트(Concurrent Test)죠. 다만 여러 블록이 한꺼번에 동작하면 전력 소모와 발열이 커지므로, 칩이 견딜 수 있는 범위 안에서 조합을 정합니다.
설계 단계에서 줄이는 비용, DFT와 BIST
테스트 비용은 테스트 공정만의 문제가 아니라 설계 단계에서 상당 부분 결정됩니다. 테스트 용이화 설계(DFT, Design for Testability)는 칩 안에 스캔 체인 같은 검사 구조를 미리 넣어 내부를 쉽게 들여다보게 하는 방법이죠. 검사에 필요한 외부 핀 수가 줄면 그만큼 사이트 수를 늘리기도 쉬워집니다.
내장 자체 테스트(BIST, Built-In Self-Test)는 한 걸음 더 나아가 칩이 스스로 패턴을 만들고 결과를 판정하게 합니다. 고속 신호를 직접 만들어 줄 필요가 줄어드니 상대적으로 저렴한 테스터로도 검사할 수 있죠. 대신 검사 회로가 칩 면적을 차지하므로, 면적 비용과 테스트 비용을 함께 비교해 어디까지 넣을지 정합니다.
비용 절감과 품질 사이의 균형
테스트 시간을 줄일수록 놓치는 불량이 생길 위험도 커집니다. 불량 칩이 검사를 통과해 고객에게 가는 것을 테스트 이스케이프(Test Escape)라고 하며, 고객 쪽에서는 백만 개당 불량 수(DPPM)로 품질을 따지죠. 자동차용처럼 불량 허용치가 매우 낮은 제품은 테스트 비용이 더 들더라도 검사를 두껍게 가져갑니다.
반대로 검사 기준을 지나치게 빡빡하게 잡으면 멀쩡한 칩을 불량으로 버리는 오버킬(Overkill)이 생깁니다. 결국 테스트 전략은 장비 시간, 놓치는 불량, 버려지는 양품이라는 세 가지 비용의 합을 가장 작게 만드는 지점을 찾는 일이죠.
테스트 비용 절감 전략 비교 표
| 구분 | 줄이는 요소 | 장점 | 한계·주의점 |
|---|---|---|---|
| 병렬 테스트 | 칩당 장비 점유 시간 | 처리량이 크게 늘어남 | 테스터 자원 공유, 사이트 간 편차, 하드웨어 비용 증가 |
| 중복 항목 제거 | 테스트 시간 | 바로 효과가 나타남 | 데이터 근거 부족 시 불량 유출 위험 |
| 패턴 압축 | 패턴 양, 스캔 시간 | 테스터 메모리 부담 감소 | 압축 회로 면적, 진단 정보 일부 손실 |
| 적응형 테스트 | 평균 테스트 시간 | 품질을 지키며 시간 단축 | 실시간 데이터 시스템 필요 |
| 동시 테스트 | 블록별 순차 검사 시간 | 칩 내부 자원 동시 활용 | 전력과 발열 한계 |
| DFT·BIST | 필요한 장비 성능과 핀 수 | 저가 테스터 사용, 사이트 수 확대 | 칩 면적 증가, 설계 부담 |
핵심 정리
반도체 테스트 비용은 장비 운영비에 칩당 점유 시간을 곱하고 동시 측정 칩 수로 나눈 구조로 이해할 수 있습니다. 그래서 병렬 테스트로 한 번에 더 많이 검사하고, 중복 항목 제거와 패턴 압축, 적응형 테스트와 동시 테스트로 검사 시간을 줄이며, 설계 단계에서 DFT와 BIST로 장비 부담을 낮추죠. 어느 방법이든 놓치는 불량과 버려지는 양품을 함께 따져야 진짜 절감이 됩니다.
놀이공원의 대기 줄이 탑승구 수와 탑승 시간, 승하차 동선으로 정해지듯, 테스트 원가도 사이트 수와 테스트 시간, 인덱스 시간이 함께 만듭니다. 비용 절감안을 볼 때는 어느 항목을 건드리는 방법인지, 그 대가로 품질에서 무엇을 내주는지를 짝지어 생각하면 판단이 쉬워집니다.
면접 대비 질문
면접 대비 질문사이트 수를 1개에서 4개로 늘렸는데 처리량이 4배가 되지 않았습니다. 원인과 개선 방향을 설명해 보세요.
[답변 포인트] 여러 사이트가 테스터의 전원 공급 장치나 측정 장치를 공유하면 일부 측정이 순서대로 진행되어 한 번의 검사 시간이 늘어나고, 인덱스 시간처럼 병렬화로 줄지 않는 시간도 있다고 설명합니다. 병렬 효율을 계산해 손실 구간을 찾고, 공유 자원을 쓰는 항목을 동시에 측정하도록 테스트 프로그램을 고치거나 자원을 추가하는 방안을 제시합니다. 사이트 간 측정 편차가 생기지 않는지도 함께 확인해야 한다는 점을 덧붙이면 좋습니다.









