플래너 공정, 산화막으로 접합을 덮어 칩 양산을 연 원리

옛 사진첩 속 사진은 공기와 손때에 닿으면 쉽게 상하기 때문에 투명한 필름을 덮어 보호합니다. 필름을 한 장 덮으면 먼지로부터 안전해지고, 그 위에 날짜를 적어 넣을 수도 있죠.

플래너 공정은 반도체에서 이 필름과 비슷한 역할을 하는 실리콘 산화막을 활용하는 방식입니다. 접합을 산화막으로 덮어 보호한 채 공정을 이어 가고, 그 위에 배선까지 올립니다.

사진 필름은 보호만 하지만 산화막은 불순물이 들어갈 자리를 정하는 마스크와 전기를 막는 절연체의 역할까지 맡습니다. 이 글은 그 원리와 사진식각과의 결합이 칩의 대량 생산을 어떻게 열었는지 개념 수준에서 살펴봅니다.

플래너 이전, 접합이 표면에 드러나던 구조

1950년대 후반의 실리콘 트랜지스터 가운데에는 메사(Mesa) 구조가 있었습니다. 실리콘 층을 식각으로 깎아 내 고원 모양으로 남기는 구조여서, 접합의 가장자리가 표면 가까이에 드러나는 편이었다고 설명됩니다.

접합이 드러나 있으면 공기 중의 습기와 오염 입자가 가장자리의 전기적 특성을 흔들 수 있습니다. 페어차일드의 초기 실리콘 메사 트랜지스터도 혁신적이었고 상업적으로 성공했지만, 신뢰성은 상대적으로 낮은 편이었다고 기록됩니다.

산화막이 접합을 덮는다는 아이디어

실리콘은 높은 온도에서 산소와 만나면 표면에 실리콘 산화막(SiO2)이 자랍니다. 1955년 벨 연구소의 칼 프로쉬(Carl Frosch)와 링컨 데릭(Lincoln Derick)이 실리콘 웨이퍼에 산화막이 우연히 생긴 것을 관찰했고, 이 막이 표면을 안정시키는 성질이 있음을 확인했다고 전해집니다.

이처럼 표면을 덮어 외부 영향을 줄이는 일을 표면 보호(Surface Passivation)라고 부릅니다. 페어차일드의 장 회르니(Jean Hoerni)는 이 성질에 주목해 산화막으로 덮인 트랜지스터를 만드는 방법을 1959년 5월에 특허로 출원했습니다.

플래너 공정의 순서, 창을 열고 닫는 반복

플래너 공정의 핵심은 산화막에 필요한 곳만 창을 열고, 그 창으로 작업한 뒤 다시 닫는 반복입니다. 아래는 개념을 잡기 위한 일반적인 흐름이며 실제 공정은 세대와 제품에 따라 달라집니다.

여기서 산화막은 세 가지 일을 합니다. 불순물이 들어가면 안 되는 자리를 막고, 접합 위를 덮어 보호하며, 금속 배선과 실리콘 사이를 전기적으로 떼어 놓습니다.

평평하다는 말의 뜻, 한 면에서 모든 일을 끝내기

planar는 평평하다는 뜻으로, 웨이퍼 한쪽 면 위에서 층을 쌓고 창을 열어 소자를 만든다는 의미입니다. 접합은 표면 아래에 묻힌 채 산화막에 덮이므로 표면의 오염으로부터 상대적으로 안전해집니다.

모든 작업이 한 면에서 이루어지면 같은 웨이퍼 위에 여러 소자를 동시에 만들 수 있습니다. 이 점이 소자 하나를 만드는 기술을 소자 여러 개를 이어 붙이는 기술, 곧 집적회로로 확장하는 길이 됐습니다.

사진식각과 만나 대량 생산이 가능해진 이유

사진식각(Photolithography)은 마스크의 무늬를 감광막에 옮겨 창의 위치와 모양을 정하는 공정입니다. 같은 마스크를 쓰면 웨이퍼 위의 모든 칩에 같은 무늬가 한꺼번에 만들어지고, 초기에는 수은 램프의 근자외선을 썼다고 알려져 있습니다.

그 결과 소자를 하나씩 손으로 만드는 대신 웨이퍼 한 장 위의 수많은 칩을 같은 순서로 한꺼번에 처리할 수 있게 됐습니다. 관련 문헌은 이 방식이 더 쉽고 낮은 비용으로, 더 높은 성능과 신뢰성을 내며 다른 트랜지스터 공정 대부분을 쓸모없게 만들었다고 정리합니다.

산화막 위에 배선을 올려 집적회로로

1959년 로버트 노이스는 회르니의 구조 위에 금속층을 올려 같은 실리콘 조각 안의 트랜지스터와 커패시터, 저항을 이었습니다. 이 구조가 최초의 모놀리식 집적회로로 설명되는데, 산화막이 배선과 실리콘 사이의 절연층이 되어 주었기 때문에 가능한 일이었죠.

소자끼리 전기적으로 떼어 놓는 접합 분리 같은 기술도 함께 필요했습니다. 즉 이 방식은 집적회로를 만드는 바탕이 되었지만 그것 하나가 집적회로의 전부는 아니었습니다.

플래너 공정을 둘러싼 흔한 오해

첫째는 산화막은 접합을 덮는 보호막일 뿐이다라는 이해입니다. 앞서 본 것처럼 산화막은 불순물이 들어갈 자리를 정하는 마스크이자 배선 아래의 절연층이기도 합니다.

둘째는 플래너라는 말이 오늘날 말하는 평면형 트랜지스터와 같은 뜻이다라는 혼동입니다. 공정 이름은 웨이퍼 한 면에서 만드는 제조 방식을 가리키고, 평면형 소자라는 말은 FinFET 같은 입체 구조와 구분되는 소자의 모양을 가리키는 별개의 개념입니다.

셋째는 이 공정 하나가 혼자서 집적회로를 가능하게 했다는 생각입니다. 소자 분리와 금속 배선 같은 기술이 더해졌고, 여러 연구자의 작업이 겹쳐서 결과가 나왔습니다.

메사 구조와 플래너 방식의 비교 표

구분	메사 구조	플래너 방식
접합의 위치	가장자리가 표면 가까이에 드러남	표면 아래에 묻혀 산화막으로 덮임
작업 방식	식각으로 단차를 만들어 소자를 분리	한 면에서 산화막에 창을 열고 닫는 반복
배선 확장성	단차가 있어 배선을 올리기 상대적으로 어려움	산화막 위에 금속 배선을 올리기 쉬움
신뢰성	초기 실리콘 소자에서 상대적으로 낮다고 기록됨	개선된 신뢰성이 장점으로 꼽힘
집적회로와의 관계	소자 하나를 만드는 데 머무름	산화막 위 배선으로 집적회로의 바탕이 됨

핵심 정리

플래너 공정은 접합을 표면 아래에 두고 산화막으로 덮은 채, 산화막에 창을 열고 닫는 반복으로 웨이퍼 한 면에서 모든 공정을 끝내는 방식입니다. 사진식각과 결합하면서 같은 무늬를 웨이퍼 전체에 한꺼번에 찍어 칩을 대량으로 만들 수 있게 됐습니다.

사진첩에 덮은 필름이 사진을 지키면서 그 위에 글씨까지 받아 주듯, 산화막은 접합을 지키면서 배선의 바닥까지 되어 주었습니다. 오늘의 칩 공정을 볼 때도 산화막 하나가 보호, 마스크, 절연의 세 가지 일을 맡는다는 점을 기억해 보세요.

면접 대비 질문