DC AC Functional 테스트, 세 검사가 잡는 불량

DC AC Functional 테스트, 세 검사가 잡는 불량

건강검진을 받으면 한 가지 검사로 끝나지 않습니다. 피를 뽑아 수치를 재는 혈액검사, 심장이 제때 뛰는지 보는 심전도, 실제로 달리고 버티는 힘을 보는 체력장 같은 검사가 서로 다른 문제를 찾아내죠. 혈액 수치가 정상이어도 심장 리듬이 어긋날 수 있고, 둘 다 정상이어도 실제 운동에서 숨이 찰 수 있습니다.

반도체 칩도 출하 전에 이렇게 성격이 다른 검사를 차례로 거칩니다. 이 글에서는 테스트 현장에서 가장 기본이 되는 DC AC Functional 테스트가 각각 무엇을 재고, 어떤 불량을 잡아내며, 왜 셋을 모두 해야 하는지를 정리합니다.

DC AC Functional 테스트를 나누는 기준

세 테스트를 가르는 기준은 무엇을 측정하느냐입니다. DC 테스트(DC Parametric Test)는 신호가 멈춘 상태에서 핀의 전압과 전류를 재고, AC 테스트(AC Parametric Test)는 신호가 오가는 시간을 재며, Functional 테스트(기능 테스트)는 입력을 넣었을 때 정해진 출력이 나오는지를 확인하죠.

건강검진에 빗대면 DC 테스트는 혈액검사, AC 테스트는 심전도, Functional 테스트는 체력장에 가깝습니다. 다만 비유와 달리 칩 테스트는 사람이 아니라 ATE(Automatic Test Equipment, 자동 테스트 장비)가 수 초 안팎의 짧은 시간에 수많은 항목을 프로그램대로 처리합니다. 웨이퍼 상태의 검사와 패키지 상태의 최종 검사 모두 이 세 범주를 기본 골격으로 삼죠.

일반적인 테스트 순서 한눈에 보기

테스트 프로그램의 일반적인 흐름

  1. 연속성 테스트: 모든 핀이 테스터와 제대로 닿았는지, 핀끼리 붙지 않았는지 확인한다.
  2. 전원 단락 확인: 전원을 넣기 전에 전원과 접지 사이가 붙어 있지 않은지 본다.
  3. DC 테스트: 누설 전류, 대기 전류, 출력 전압 레벨을 잰다.
  4. Functional 테스트: 테스트 패턴을 넣고 출력을 기대값과 비교한다.
  5. AC 테스트: 셋업·홀드 시간, 지연 시간, 동작 주파수 같은 타이밍 조건을 확인한다.
  6. 판정과 분류: 결과에 따라 양품과 불량, 등급을 나눈다.

순서에는 이유가 있습니다. 접촉이 안 된 칩에 기능 패턴을 돌리면 시간만 버리고, 전원이 단락된 칩에 전원을 넣으면 장비가 상할 수도 있죠. 그래서 싸고 빠른 검사로 명백한 불량을 먼저 거른 뒤 시간이 많이 드는 검사로 넘어갑니다. DC AC Functional 테스트를 어떤 순서로, 어떤 항목까지 넣을지는 제품과 회사의 테스트 전략에 따라 조금씩 달라집니다.

DC 테스트, 멈춘 상태에서 전압과 전류를 재다

DC 테스트는 테스터 안의 PMU(Parametric Measurement Unit, 정밀 측정 장치)로 한 번에 한 가지 값을 가해 다른 값을 읽습니다. 전압을 걸고 전류를 읽는 방식을 FVMI(Force Voltage, Measure Current), 전류를 흘리고 전압을 읽는 방식을 FIMV라고 부르죠.

연속성 테스트(오픈·쇼트)

칩의 입출력 핀에는 정전기를 막는 보호 다이오드가 달려 있습니다. 연속성 테스트는 이 다이오드에 보통 100 µA 안팎의 작은 전류를 흘리고 전압을 읽어, 다이오드의 순방향 전압(보통 0.6~0.7 V 안팎)이 나오면 정상으로 봅니다. 전압이 0 V에 가까우면 쇼트(Short), 장비가 정한 한계 전압까지 치솟으면 오픈(Open)이죠.

이 검사는 칩 내부보다 연결 상태를 봅니다. 프로브 바늘이나 소켓이 핀에 제대로 닿았는지, 와이어 본딩이 끊기거나 이웃 핀과 붙지 않았는지를 가장 먼저 걸러 내는 역할이죠.

누설 전류와 대기 전류

입력 핀에 로우와 하이를 각각 걸었을 때 흐르는 전류를 IIL, IIH라고 합니다. 입력 핀은 이상적으로 전류를 거의 먹지 않으므로, 규격(보통 µA 단위)을 넘는 전류가 흐르면 게이트 산화막이나 보호 회로에 결함이 있다는 신호입니다. 출력 핀을 끊어 둔 상태(하이 임피던스)의 누설 전류도 같은 방식으로 재죠.

칩 전체의 전원 전류도 봅니다. CMOS 회로는 스위칭하지 않는 정지 상태에서 전류를 거의 흘리지 않기 때문에, 이 상태의 전원 전류인 IDDQ(Quiescent Supply Current)가 비정상적으로 크면 전원과 접지 사이 어딘가에 새는 길이 생겼다는 뜻입니다. 배선끼리 살짝 붙은 브리지 결함처럼 논리값은 바꾸지 않는 결함을 잡는 데 특히 쓸모가 있죠.

출력 전압 레벨

VOH와 VOL은 출력 핀이 하이와 로우를 낼 때의 전압입니다. 규격에 정해진 부하 전류를 끌어당기거나 밀어 넣은 상태에서도 출력 전압이 기준 안에 머무는지 확인하죠. 출력 트랜지스터가 약하게 만들어졌다면 부하가 걸리는 순간 전압이 기준 밖으로 밀려나므로, 상대 칩이 신호를 잘못 읽는 문제를 미리 막을 수 있습니다.

AC 테스트, 신호가 도착하는 시간을 재다

AC 테스트는 신호가 제때 도착하는지를 봅니다. 입력 데이터가 클록 전에 얼마나 일찍 와 있어야 하는지를 정한 셋업 시간(Setup Time), 클록 뒤에 얼마나 더 유지돼야 하는지를 정한 홀드 시간(Hold Time), 입력이 바뀐 뒤 출력이 바뀌기까지 걸리는 전파 지연(Propagation Delay)이 대표 항목이죠.

메모리라면 주소나 명령을 받은 뒤 데이터가 나오기까지의 액세스 시간(Access Time)이 중요하고, 프로세서라면 정상 동작하는 최대 주파수가 핵심입니다. 테스터는 입력 신호를 넣는 시점과 출력을 읽는 시점(스트로브)을 나노초 이하 단위로 옮겨 가며 칩이 어느 조건까지 버티는지 확인하죠.

현장에서는 전원 전압과 타이밍을 조금씩 바꿔 가며 통과와 실패 영역을 격자로 그린 슈무 플롯(Shmoo Plot)을 자주 봅니다. 통과 영역이 규격 경계에 바짝 붙어 있으면 지금은 통과해도 온도나 전압이 조금만 변해도 실패할 수 있다는 뜻이라, 설계나 공정에 여유가 부족하다는 신호로 읽습니다.

Functional 테스트, 정답지와 맞춰 보다

Functional 테스트는 칩에 미리 만든 입력 순서인 테스트 패턴(Test Pattern, 테스트 벡터)을 클록마다 넣고, 정해진 시점에 출력이 기대값과 같은지 비교합니다. 한 비트라도 다르면 실패죠. 로직 칩은 설계 단계에서 자동으로 만든 스캔 패턴을, 메모리는 셀에 쓰고 읽는 알고리즘 패턴을 주로 씁니다.

흔히 Functional 테스트를 통과하면 칩이 완전히 정상이라고 생각하지만, 그렇지 않습니다. 패턴이 건드리지 않은 회로의 결함은 드러나지 않고, 느린 속도로 돌린 패턴은 타이밍 결함을 놓치며, 논리값을 바꾸지 않는 누설 결함도 그대로 지나가죠. 그래서 Functional 테스트는 다른 두 검사와 함께 있을 때 의미가 커집니다.

세 검사가 서로를 보완하는 이유

세 검사는 결함이 드러나는 방식이 다르기 때문에 서로 대신할 수 없습니다. 배선 사이에 저항이 큰 브리지가 생기면 논리값은 맞아서 Functional 테스트는 통과하지만 IDDQ가 올라가 DC 테스트에 걸리죠. 비아 하나가 가늘게 만들어져 저항이 커지면 느린 속도에서는 정상이고, 정격 속도의 AC 조건에서만 실패가 드러납니다.

반대로 DC 수치와 타이밍이 모두 정상이어도 특정 입력 조합에서만 오동작하는 논리 결함은 Functional 테스트가 아니면 찾기 어렵습니다. 결국 DC AC Functional 테스트는 같은 칩을 세 가지 다른 렌즈로 보는 일이고, 한 렌즈에 보이지 않는 결함을 다른 렌즈가 잡아 주는 구조죠.

다만 미세 공정으로 갈수록 정상 칩의 누설 전류 자체가 커져서, IDDQ 값만으로 정상과 불량을 가르기가 어려워졌습니다. 그래서 조건을 바꿔 가며 잰 IDDQ 값들의 차이를 보는 식으로 판정 방법을 다듬고, 타이밍 결함은 정격 속도로 돌리는 스캔 패턴으로 보강하는 흐름입니다.

세 테스트 비교 표

구분DC 테스트AC 테스트Functional 테스트
측정 대상전압, 전류시간, 주파수출력 논리값
대표 항목오픈·쇼트, IIL/IIH, IDDQ, VOH/VOL셋업·홀드, 전파 지연, 액세스 시간, 최대 주파수스캔 패턴, 메모리 패턴, 기능 벡터
주로 잡는 결함접촉 불량, 누설, 브리지, 약한 출력단지연 결함, 속도 미달논리 오동작, 셀 불량
건강검진 비유혈액검사심전도체력장
놓치기 쉬운 것논리 오류타이밍과 무관한 결함누설, 느린 경로

핵심 정리

DC AC Functional 테스트는 측정 대상으로 나뉩니다. DC 테스트는 정지 상태의 전압과 전류로 접촉, 누설, 출력 세기를 보고, AC 테스트는 셋업·홀드와 지연 같은 시간을, Functional 테스트는 패턴을 넣어 출력이 정답과 같은지를 확인하죠. 테스트 프로그램은 빠르고 싼 검사로 명백한 불량을 먼저 거른 뒤 무거운 검사로 넘어갑니다.

혈액검사가 정상이라고 심전도를 건너뛰지 않듯, 한 검사의 통과가 다른 검사의 통과를 보장하지 않습니다. 테스트 결과를 볼 때는 어느 항목에서 실패했는지가 곧 어떤 종류의 결함인지 알려 주는 단서라는 점을 기억해 두면, 불량 분석으로 이어지는 흐름이 훨씬 잘 보입니다.

면접 대비 질문

면접 대비 질문Functional 테스트를 통과한 칩이 IDDQ 테스트에서 불량으로 나올 수 있는 이유를 설명해 보세요.

[답변 포인트] CMOS 회로는 정지 상태에서 전원 전류가 거의 흐르지 않으므로, 전원과 접지 사이에 새는 길이 생기면 IDDQ가 올라간다는 원리부터 말합니다. 저항이 큰 브리지나 게이트 산화막 누설 같은 결함은 논리값을 바꾸지 않아 Functional 테스트는 통과할 수 있지만 IDDQ에는 드러난다고 설명하고, 이런 결함은 시간이 지나 실제 고장으로 번질 위험이 있다는 신뢰성 관점을 덧붙입니다. 미세 공정에서는 정상 누설이 커져 판정 기준을 정교하게 잡아야 한다는 한계까지 언급하면 좋습니다.