HCI와 BTI, 트랜지스터가 쓸수록 느려지는 이유

공원 잔디밭에 사람들이 매일 같은 방향으로 가로질러 다니면, 어느새 그 자리만 흙이 드러난 길이 생깁니다. 한 사람이 한 번 밟았을 때는 아무 흔적이 없지만, 같은 자극이 수천 번 쌓이면 모양이 바뀌죠. 게다가 사람이 덜 다니는 계절에는 풀이 조금 다시 자라기도 합니다.

트랜지스터도 매일 같은 전압과 전류를 받으며 조금씩 닳습니다. 그 대표적인 두 가지 열화 메커니즘이 HCI와 BTI입니다. 둘 다 트랜지스터를 서서히 느리게 만들지만, 손상이 생기는 위치와 조건, 회복되는 성질이 다르죠. 이 글에서는 두 현상의 원리와 회로 설계가 이를 어떻게 감안하는지 정리합니다.

트랜지스터 열화, 문턱 전압이 움직인다

트랜지스터의 열화는 대부분 문턱 전압의 이동으로 나타납니다. 문턱 전압(Vth, Threshold Voltage)은 채널이 열리기 시작하는 게이트 전압인데, 이 값의 절댓값이 커지면 같은 전압을 걸어도 흐르는 전류가 줄어들죠. 캐리어의 이동도가 떨어지는 것도 전류를 줄이는 원인입니다.

전류가 줄면 다음 단의 정전 용량을 채우는 시간이 길어지고, 회로의 지연이 늘어납니다. 칩이 갑자기 멈추는 고장이 아니라 파라메트릭 열화(Parametric Degradation), 즉 성능이 서서히 떨어지다가 어느 시점에 타이밍을 못 맞추는 고장으로 이어지죠. 그래서 이 두 현상은 TDDB처럼 막이 뚫리는 파괴와는 다른 방식으로 관리합니다.

HCI, 드레인 근처에서 달궈진 캐리어

핫 캐리어 주입(HCI, Hot Carrier Injection)은 채널을 지나는 캐리어가 드레인 근처의 강한 수평 전기장에서 큰 에너지를 얻으면서 시작됩니다. 이렇게 에너지가 높아진 캐리어를 핫 캐리어라고 부르죠. 이들 중 일부가 실리콘과 산화막 사이의 에너지 장벽을 넘어 절연막에 박히거나, 계면에 결함을 만들어 문턱 전압과 이동도를 바꿉니다.

핫 캐리어는 실리콘 격자와 부딪혀 새로운 전자-정공 쌍을 만드는 충돌 이온화(Impact Ionization)도 일으킵니다. 이때 생긴 정공이 기판으로 흘러 기판 전류가 생기기 때문에, 예전부터 기판 전류는 HCI의 정도를 가늠하는 지표로 쓰였죠.

HCI는 드레인 전압이 높고 채널이 짧을수록 심해집니다. 전자가 정공보다 이동도가 높아 에너지를 얻기 쉬워서, 전통적으로 NMOS가 PMOS보다 더 큰 영향을 받는 것으로 알려져 있죠. 드레인 근처의 전기장을 완만하게 만드는 LDD(Lightly Doped Drain) 구조가 널리 쓰인 것도 HCI를 줄이기 위해서였습니다.

디지털 회로에서 HCI 손상은 주로 트랜지스터가 켜지고 꺼지는 스위칭 순간에 쌓입니다. 게이트와 드레인 전압이 모두 걸린 채 전류가 흐르는 짧은 구간이 생기기 때문이죠. 그래서 HCI는 동작 주파수와 스위칭 활동이 많은 회로일수록 크게 나타납니다.

BTI, 게이트 전압과 온도가 만드는 변화

BTI(Bias Temperature Instability)는 게이트에 전압이 걸린 상태로 온도가 높을 때 문턱 전압이 서서히 이동하는 현상입니다. HCI와 달리 드레인 전류가 흐르지 않아도, 즉 트랜지스터가 켜진 채 가만히 있기만 해도 진행되죠. 게이트 전압의 방향에 따라 두 가지로 나눕니다.

NBTI: PMOS의 대표 열화

NBTI(Negative Bias Temperature Instability)는 PMOS의 게이트에 음의 전압이 걸려 켜진 상태에서 고온을 받을 때 생깁니다. 실리콘과 산화막 계면에서 결합이 끊어져 계면 트랩이 생기고, 절연막 안에 정공이 붙잡히면서 문턱 전압의 절댓값이 커지죠. PMOS는 회로에서 켜진 상태로 오래 머무는 경우가 많아 NBTI가 로직과 SRAM의 수명을 좌우하는 요인이 되었습니다.

NBTI의 독특한 성질은 스트레스를 없애면 일부가 회복된다는 점입니다. 게이트 전압이 꺼지면 붙잡혔던 전하가 빠져나가며 문턱 전압이 일부 되돌아오죠. 다만 전부 회복되지는 않아서 영구적인 성분이 남고, 켜져 있는 시간의 비율에 따라 열화 정도가 달라집니다.

PBTI: High-k 시대의 NMOS 열화

PBTI(Positive Bias Temperature Instability)는 NMOS의 게이트에 양의 전압이 걸린 상태에서 생깁니다. 실리콘 산화막을 쓰던 시절에는 크게 문제 되지 않았지만, High-k 절연막이 도입되면서 막 안의 결함에 전자가 붙잡히는 현상이 두드러져 NMOS에서도 무시할 수 없는 열화가 되었죠.

잔디밭에 빗대면, 매일 같은 길로 다니는 발걸음이 쌓여 흙길이 생기는 것이 영구 성분이고, 발길이 뜸한 동안 풀이 조금 다시 자라는 것이 회복 성분입니다. 다만 실제 트랜지스터의 회복은 몇 마이크로초에서 수 초 사이에도 빠르게 일어나서, 측정하는 순간에 따라 열화량이 달라 보인다는 점이 잔디와 다르죠.

열화를 측정하는 방법과 회복 효과

HCI와 BTI는 모두 정상 조건보다 높은 전압과 온도로 열화를 가속한 뒤, 시간에 따른 문턱 전압 변화를 측정해 수명을 추정합니다. 고장 기준은 보통 문턱 전압이나 구동 전류가 일정 비율 이상 변한 시점으로 정하죠.

BTI 측정에서는 회복 현상이 함정이 됩니다. 스트레스를 멈추고 측정하는 사이에 이미 일부가 회복되어 실제보다 열화가 작게 측정되는 일이 생기죠. 그래서 측정 지연을 아주 짧게 줄이거나 스트레스를 건 채 측정하는 방식이 함께 쓰입니다.

회로에 미치는 영향과 에이징 가드밴드

설계자는 칩이 출하된 첫날이 아니라 수명이 끝날 무렵의 느려진 트랜지스터로도 타이밍을 맞춰야 합니다. 그래서 정적 타이밍 분석에 열화를 반영한 셀 라이브러리를 쓰거나, 지연 시간에 일정한 여유를 더하는 에이징 가드밴드(Aging Guard-band)를 둡니다.

가드밴드를 크게 잡으면 안전하지만 그만큼 클록 속도나 전력에서 손해를 봅니다. 그래서 칩 안에 링 오실레이터 같은 열화 감시 회로를 넣고, 측정 결과에 따라 전압을 조금씩 올려 성능을 유지하는 적응형 기법도 쓰이죠. 회로마다 켜져 있는 비율과 스위칭 빈도가 다르니, HCI와 BTI를 함께 고려해 경로별로 열화를 다르게 계산하는 것이 정교한 방법입니다.

SRAM처럼 좌우 대칭이 중요한 회로에서는 열화가 한쪽 트랜지스터에만 쌓이면 균형이 깨집니다. 같은 값을 오래 저장한 셀은 한쪽 PMOS만 계속 켜져 있어 BTI가 한쪽으로 쏠리고, 읽기 안정성이나 최저 동작 전압이 나빠질 수 있죠.

HCI와 BTI 비교 표

구분	HCI	NBTI	PBTI
주로 영향받는 소자	NMOS (전통적으로)	PMOS	NMOS (High-k)
스트레스 조건	높은 드레인 전압, 스위칭 중 전류	음의 게이트 전압, 고온	양의 게이트 전압, 고온
손상 위치	드레인 근처 계면과 산화막	채널 전체 계면과 산화막	High-k 막 안의 결함
전류 필요 여부	드레인 전류가 흘러야 함	전류 없이도 진행	전류 없이도 진행
회복	거의 없음	스트레스 제거 시 일부 회복	일부 회복
회로 관점의 핵심 변수	스위칭 빈도	켜져 있는 시간 비율	켜져 있는 시간 비율

핵심 정리

HCI와 BTI는 모두 트랜지스터의 문턱 전압을 움직여 회로를 서서히 느리게 만드는 열화입니다. HCI는 드레인 근처에서 에너지를 얻은 캐리어가 스위칭 중에 손상을 남기고, BTI는 게이트 전압과 고온만으로 진행되며 스트레스를 없애면 일부 회복된다는 점이 다르죠.

잔디밭의 흙길이 발걸음의 수와 방향으로 정해지듯, 트랜지스터의 열화도 얼마나 자주 스위칭하고 얼마나 오래 켜져 있는지로 정해집니다. 타이밍 여유를 검토할 때는 출하 시점이 아니라 수명 말기의 트랜지스터를 기준으로 생각하는 것이 출발점입니다.

면접 대비 질문