UCIe 표준, 칩렛을 잇는 다이 간 연결 규격 정리

해외여행을 갈 때 빠뜨리기 쉬운 물건이 멀티 어댑터입니다. 나라마다 콘센트 구멍 모양과 전압이 달라서, 한국에서 쓰던 충전기를 그대로 꽂을 수 없는 경우가 많죠. 어댑터가 없으면 멀쩡한 기기도 쓸모가 없어집니다.

칩렛도 비슷한 문제를 겪어 왔습니다. 회사마다 칩렛끼리 데이터를 주고받는 방식이 달라, 서로 다른 회사의 칩렛을 한 패키지에 섞어 쓰기가 어려웠죠. 이 글에서는 이 문제를 풀기 위해 등장한 UCIe 표준을 중심으로, 칩렛 연결 규격이 무엇을 정하고 왜 중요한지 정리합니다.

칩렛 연결에 공통 규격이 필요한 이유

칩렛(Chiplet)은 큰 칩 하나를 기능별 작은 다이로 나눠 만든 뒤 한 패키지 안에서 다시 이어 붙이는 방식입니다. 이때 다이와 다이를 잇는 연결을 다이 간 인터커넥트(Die-to-Die Interconnect)라고 부르죠. 칩렛이 하나의 칩처럼 동작하려면 이 연결이 넓은 대역폭과 낮은 지연, 적은 전력으로 데이터를 실어 날라야 합니다.

문제는 초기 칩렛 제품들이 대부분 각 회사의 독자 규격으로 다이를 이었다는 점입니다. 한 회사 안에서 설계한 칩렛끼리는 잘 맞물리지만, 다른 회사의 칩렛을 가져다 붙이려면 연결부를 새로 설계해야 했죠. 콘센트 모양이 다르면 어댑터를 따로 마련해야 하는 것과 같습니다.

공통 규격이 생기면 이야기가 달라집니다. 연결 방식만 맞추면 서로 다른 회사, 서로 다른 공정에서 만든 칩렛을 조합할 수 있어 칩렛을 사고파는 생태계가 열릴 수 있죠. 업계가 연결 규격에 공을 들이는 이유가 여기에 있습니다.

UCIe 표준이란 무엇인가

UCIe(Universal Chiplet Interconnect Express)는 칩렛 사이의 다이 간 연결을 정의하는 개방형 표준입니다. 2022년 3월 1.0 규격이 공개됐고, AMD, Arm, ASE, 구글 클라우드, 인텔, 메타, 마이크로소프트, 퀄컴, 삼성전자, TSMC처럼 칩 설계, 제조, 패키징, 클라우드를 아우르는 기업들이 함께 참여해 출발했죠.

UCIe 표준의 특징은 이미 널리 쓰이는 PCIe와 CXL을 그대로 얹을 수 있게 설계했다는 점입니다. 그래픽카드나 SSD를 잇는 PCIe(PCI Express), CPU와 가속기·메모리가 메모리를 함께 쓰도록 돕는 CXL(Compute Express Link)의 소프트웨어 생태계를 칩렛 연결에서도 활용할 수 있게 한 것이죠. 새 규격을 만들면서도 기존 소프트웨어와 시스템 구조를 재활용하려는 선택입니다.

흔히 UCIe를 칩렛을 물리적으로 붙이는 패키징 기술로 오해하지만, UCIe는 붙이는 방법이 아니라 붙은 다이끼리 신호를 주고받는 약속입니다. 실제로 다이를 붙이는 일은 유기 기판, 실리콘 인터포저, 실리콘 브리지 같은 패키징 기술이 맡고, UCIe는 그 위에서 어떤 전기 신호와 프로토콜로 대화할지를 정하죠.

UCIe의 계층 구조

UCIe는 통신 규격답게 역할을 층으로 나눕니다. 보내는 쪽에서 받는 쪽까지 데이터가 거치는 순서를 따라가면 각 층이 하는 일이 잘 보이죠.

물리 계층(Physical Layer)은 범프 배치, 신호 속도, 클록 전달 방식 같은 전기적인 약속을 정합니다. 그 위의 다이 간 어댑터(Die-to-Die Adapter)는 신호가 깨졌을 때 다시 보내는 등 링크의 신뢰성을 책임지죠. 맨 위 프로토콜 계층(Protocol Layer)은 PCIe나 CXL처럼 시스템이 이미 아는 통신 언어를 얹는 자리입니다.

층을 나누면 한 층을 바꿔도 다른 층은 그대로 쓸 수 있습니다. 같은 프로토콜을 쓰면서 물리 계층만 패키지 종류에 맞게 고르는 식이죠. 콘센트로 치면 기기는 그대로 두고 플러그 모양만 나라에 맞게 바꾸는 셈인데, 실제 UCIe는 모양뿐 아니라 속도와 오류 처리까지 맞춘다는 점에서 어댑터보다 훨씬 촘촘한 약속입니다.

표준 패키지와 고급 패키지

UCIe 표준은 칩렛을 얹는 패키지 종류에 따라 두 가지 물리 계층 옵션을 둡니다. 일반적인 유기 기판에 칩렛을 나란히 올리는 표준 패키지(Standard Package)와, 실리콘 인터포저나 실리콘 브리지처럼 배선이 아주 촘촘한 구조를 쓰는 고급 패키지(Advanced Package)죠.

둘의 차이는 범프 간격에서 시작합니다. 고급 패키지는 범프를 훨씬 촘촘하게 배치할 수 있어 같은 테두리 길이에 더 많은 신호선을 깔 수 있고, 배선이 짧아 비트당 전력도 낮습니다. 반면 표준 패키지는 대역폭 밀도는 낮지만 값이 싸고 조립이 쉬워, 성능 요구가 덜 까다로운 제품에 알맞죠.

어느 쪽을 고를지는 결국 대역폭과 비용 사이의 저울질입니다. AI 가속기처럼 다이 사이에 엄청난 양의 데이터가 오가는 제품은 고급 패키지를, 기능 블록을 나누는 정도의 제품은 표준 패키지를 택하는 식이죠.

AIB, BoW와 다른 연결 규격

UCIe 이전에도 칩렛 연결 규격은 여럿 있었습니다. 인텔이 개발해 공개한 AIB(Advanced Interface Bus)는 많은 신호선을 병렬로 나란히 깔아 데이터를 보내는 방식으로, UCIe의 물리 계층이 이 AIB를 바탕으로 했다고 알려져 있죠. 개방형 하드웨어 커뮤니티에서 논의된 BoW(Bunch of Wires)는 이름처럼 단순한 병렬 배선 구조로, 유기 기판에서도 쉽게 구현하는 데 초점을 둡니다.

메모리 쪽에는 이미 자리 잡은 다이 간 규격이 있습니다. GPU 옆에 붙는 HBM은 JEDEC이 정한 HBM 인터페이스로 연결되는데, 메모리라는 한 가지 용도에 맞춘 규격이라는 점에서 범용 칩렛 연결을 겨냥한 UCIe와 성격이 다르죠.

회사 내부의 독자 규격도 여전히 많이 쓰여, 현실은 UCIe 하나로 모든 칩렛 연결이 통일됐다는 그림과 거리가 있습니다. 서로 다른 회사의 칩렛을 섞으려면 연결 규격 외에도 테스트 방법, 전력과 열 설계, 불량이 났을 때 책임 소재 같은 문제를 함께 풀어야 하죠. 그래서 UCIe는 완성된 해답이라기보다 칩렛 생태계로 가는 공용어의 출발점으로 보는 편이 정확합니다.

칩렛 연결 규격 비교 표

구분	UCIe	AIB	BoW	회사별 독자 규격
성격	업계 공동 개방형 표준	인텔이 공개한 개방형 규격	개방형 커뮤니티 규격	한 회사 전용
정의 범위	물리 계층부터 프로토콜(PCIe·CXL)까지	주로 물리 계층	주로 물리 계층	회사마다 다름
패키지	표준·고급 패키지 모두	고밀도 패키지 중심	유기 기판에서도 구현 쉬움	제품에 맞춤
장점	생태계 확장, 소프트웨어 재활용	병렬 구조의 단순함	단순하고 구현 부담이 적음	성능을 최대한 끌어올림
한계	테스트·책임 문제는 규격 밖에 남음	상위 프로토콜은 따로 정해야 함	상위 프로토콜은 따로 정해야 함	다른 회사 칩렛과 호환 어려움

핵심 정리

UCIe 표준은 칩렛끼리 데이터를 주고받는 방법을 업계가 함께 정한 개방형 규격입니다. 물리 계층, 다이 간 어댑터, 프로토콜 계층으로 역할을 나누고, PCIe와 CXL을 얹어 기존 소프트웨어 생태계를 살렸으며, 표준 패키지와 고급 패키지라는 두 선택지로 비용과 대역폭의 균형을 맞추죠.

멀티 어댑터가 있어도 전압이 맞지 않으면 기기가 고장 나듯, 연결 규격 하나만으로 칩렛 혼용이 완성되지는 않습니다. 규격을 공부할 때는 계층마다 무엇을 약속하는지와 함께 테스트, 열, 책임 소재처럼 규격 밖에 남은 숙제도 같이 살펴보면 산업의 흐름이 더 또렷하게 보입니다.

면접 대비 질문