Die per Wafer 계산, 큰 다이가 이중으로 불리한 이유

Die per Wafer 계산, 큰 다이가 이중으로 불리한 이유

둥글게 편 피자 도우에 네모난 틀을 찍어 조각을 내는 장면을 떠올려 보겠습니다. 틀이 작으면 가장자리에서 버려지는 부스러기가 조금이지만, 틀이 크면 둥근 가장자리에서 버려지는 면적이 눈에 띄게 늘어납니다.

웨이퍼에서 칩을 잘라 내는 일도 같은 구조이고, 이때 한 장에서 나오는 칩의 개수를 Die per Wafer(DPW)라고 합니다. 이 숫자가 단가의 분모가 되므로 다이 크기를 정하는 일은 곧 원가를 정하는 일입니다.

다만 웨이퍼는 피자와 다릅니다. 못 쓰는 조각이 곧 손실 비용이고, 쓸 수 있어 보이는 조각에도 불량이 섞여 있습니다. 이 글에서는 근사식을 가상의 숫자로 직접 계산하고 큰 다이가 왜 이중으로 불리한지 확인합니다.

Die per Wafer가 세는 숫자와 다이라는 말

다이(Die)는 웨이퍼에서 잘라 내기 전의 칩 한 개, 즉 회로가 새겨진 사각형 조각입니다. 웨이퍼 한 장에 다이를 격자로 빽빽이 배치하므로, 웨이퍼 면적을 다이 면적으로 나눈 값이 개수의 출발점이 됩니다.

이 개수가 중요한 이유는 웨이퍼 한 장을 가공하는 비용이 칩이 몇 개 나오든 거의 같기 때문입니다. 다이가 많이 나올수록 칩 한 개가 지는 웨이퍼 몫이 작아집니다.

이 글의 숫자는 모두 지름 300 mm 웨이퍼를 기준으로 한 가상 계산이며, 다이는 정사각형이라고 가정합니다.

면적만 나누면 틀리는 이유와 근사식

웨이퍼는 원이고 다이는 사각형이어서, 둥근 가장자리에는 다이가 온전히 들어가지 못하고 걸쳐 잘리는 자리가 생깁니다. 면적만 나누면 이 못 쓰는 자리를 세지 않으므로 실제보다 큰 숫자가 나옵니다.

그래서 자주 쓰는 근사식은 가장자리 손실을 빼 줍니다. DPW ≈ π(d/2)² / S − πd / √(2S)이고, d는 웨이퍼 지름, S는 다이 면적입니다.

첫 항은 웨이퍼 면적을 다이 면적으로 나눈 값입니다. 둘째 항은 웨이퍼 둘레를 다이 대각선 길이로 나눈 값으로, 둘레를 따라 걸쳐 잘려 나가는 다이의 수를 어림한 보정입니다.

가상 숫자로 근사식 검산하기

가상 계산 예시, 지름 300 mm 웨이퍼와 다이 면적 100 mm²

  1. 가정은 d = 300 mm, S = 100 mm²(한 변 10 mm인 정사각형)입니다.
  2. 첫 항은 π × 150² ÷ 100 = π × 225 ≈ 706.9입니다.
  3. 둘째 항은 π × 300 ÷ √200 = 942.5 ÷ 14.14 ≈ 66.6입니다.
  4. 따라서 DPW ≈ 706.9 − 66.6 ≈ 640.2이므로 한 장에서 약 640개가 나옵니다.

이 Die per Wafer 계산에서 가장자리 보정으로 빠진 66.6개는 첫 항의 약 9.4%입니다. 같은 방식으로 다이 면적을 키워 보면 이 비중이 달라집니다.

다이 면적이 200 mm²이면 353.4 − 47.1 ≈ 306.3으로 약 306개이고, 가장자리 손실 비중은 13.3%입니다. 400 mm²이면 176.7 − 33.3 ≈ 143.4로 약 143개이고, 손실 비중은 18.9%까지 올라갑니다.

여기서 흔한 오해가 드러납니다. 다이 면적이 두 배가 되면 칩 수가 정확히 절반이 된다는 생각인데, 100 mm²에서 200 mm²로 가면 640개의 절반인 320개가 아니라 306개가 됩니다. 다이가 클수록 가장자리 손실 비중이 커지기 때문입니다.

근사식이 반영하지 않는 것들

이 식은 두 가지를 반영하지 않은 근사입니다. 스크라이브 레인(Scribe Lane)은 다이 사이에 남겨 두는 절단 경로이고, 가장자리 제외 영역(Edge Exclusion)은 웨이퍼 가장자리에서 칩을 배치하지 않는 띠입니다. 시험용 패턴을 넣을 자리와 직사각형 다이의 가로세로 비율도 개수를 바꿉니다.

가상 계산 예시, 두 항목을 반영해 보정하기

  1. 가장자리 제외 영역을 3 mm, 스크라이브 레인 폭을 0.1 mm로 가정합니다.
  2. 배치에 쓸 수 있는 지름은 300 − 2 × 3 = 294 mm이고, 다이 한 칸은 10.1 mm × 10.1 mm = 102.01 mm²입니다.
  3. DPW ≈ π × 147² ÷ 102.01 − π × 294 ÷ √204.02 ≈ 665.5 − 64.7 ≈ 600.8이므로 약 601개입니다.

같은 100 mm² 다이인데 640개에서 601개로 약 6% 줄었습니다. 실제 설계에서는 격자의 위치와 노광 영역까지 반영해 배치를 직접 계산하므로, 근사식은 방향을 가늠하는 어림값으로 쓰는 것이 알맞습니다.

큰 다이가 이중으로 불리한 이유

다이가 커지면 첫 번째 불리함은 앞에서 본 대로 웨이퍼당 개수가 줄어드는 것입니다. 두 번째 불리함은 수율입니다. 결함이 웨이퍼 위에 무작위로 흩어져 있다면, 다이 면적이 클수록 결함 하나를 맞을 확률이 커집니다.

이를 가장 단순하게 쓴 것이 포아송 모델 Y = e^(−A·D)입니다. 여기서 A는 다이 면적(cm²), D는 단위 면적당 결함 밀도입니다. 결함이 서로 독립적으로 무작위 분포한다고 가정한 모델이며, 실제로는 결함이 모여 있는 경향이 있어 이를 반영한 다른 모델도 함께 쓰입니다.

가상 계산 예시, 결함 밀도 0.1개/cm²에서의 양품 다이 수

  1. 100 mm²(1 cm²)이면 Y = e^(−0.1) ≈ 0.905이고, 양품은 640 × 0.905 ≈ 579개입니다.
  2. 400 mm²(4 cm²)이면 Y = e^(−0.4) ≈ 0.670이고, 양품은 143 × 0.670 ≈ 96개입니다.
  3. 면적이 4배가 되자 웨이퍼당 개수는 약 4.5배, 수율은 90.5%에서 67.0%로 줄어 양품 수는 579개에서 96개로 약 6배 줄었습니다.

개수의 감소와 수율의 하락이 곱해지기 때문에 면적이 4배일 때 양품이 4분의 1이 아니라 약 6분의 1로 줄었습니다. 웨이퍼 값이 같다면 양품 한 개가 지는 웨이퍼 몫도 약 6배가 됩니다.

다이 크기를 줄이는 방법과 한계

Die per Wafer를 늘리려면 다이를 줄여야 하고, 그 첫 번째 길은 공정 미세화로 같은 회로를 더 작게 그리는 것입니다. 두 번째는 설계에서 면적을 아끼는 것이고, 세 번째는 큰 칩 하나를 여러 개의 작은 다이로 나누는 칩렛 방식입니다.

작은 다이로 나누면 개별 수율은 좋아지지만 공짜는 아닙니다. 다이 사이를 잇는 연결과 패키징이 추가되고, 다이 간 통신의 지연과 전력도 따져야 합니다.

다이가 작아질수록 늘어나는 비용도 있습니다. 같은 웨이퍼에 스크라이브 레인이 차지하는 비중이 커지고, 테스트와 패키징은 다이 개수에 비례해 늘어납니다.

다이 면적별 칩 수와 수율 비교 표

구분50 mm²100 mm²200 mm²400 mm²
웨이퍼당 다이 수(근사)약 1,319개약 640개약 306개약 143개
가장자리 손실 비중6.7%9.4%13.3%18.9%
수율(D = 0.1개/cm²)95.1%90.5%81.9%67.0%
웨이퍼당 양품 수약 1,255개약 579개약 251개약 96개
양품 한 개의 웨이퍼 몫(100 mm² = 1.0)약 0.461.0약 2.3약 6.0

핵심 정리

Die per Wafer는 웨이퍼 면적을 다이 면적으로 나눈 값에서 가장자리 손실을 뺀 근사로 구하며, 다이가 커질수록 이 손실의 비중이 커져 개수가 면적에 반비례하는 것보다 더 빨리 줄어듭니다. 여기에 수율까지 지수적으로 떨어지므로 큰 다이는 개수와 수율 양쪽에서 불리합니다.

피자 도우로 돌아가면, 틀이 클수록 가장자리 부스러기가 늘고 그 가운데 덜 익은 조각도 함께 늘어나는 셈입니다. 다이 크기를 볼 때는 칩 수와 수율을 따로 보지 말고 함께 곱해 양품 수로 읽는 것이 핵심입니다.

면접 대비 질문

면접 대비 질문다이 면적이 두 배가 되면 웨이퍼 한 장에서 나오는 양품 수가 어떻게 달라지는지 가정을 밝히고 설명해 보세요.

[답변 포인트] 웨이퍼당 다이 수가 면적에 반비례하는 것보다 더 크게 줄어드는 이유로 가장자리 손실을 먼저 짚고, 결함 밀도가 같다는 가정에서 포아송 모델로 수율이 지수적으로 떨어진다는 점을 연결합니다. 두 효과가 곱해져 양품 수가 절반보다 더 크게 줄어든다고 정리하고, 가상 숫자로 한 번 계산해 보이면 설득력이 높아집니다. 이어서 미세화, 설계 면적 절감, 칩렛 분할 같은 대안과 각각의 비용도 언급하면 좋습니다.