SLT 테스트, 시스템 레벨 테스트가 늘어나는 이유

자동차 공장의 마지막 검사 라인에서는 브레이크, 전조등, 조향 장치를 하나씩 따로 점검합니다. 그런데 모든 항목을 통과한 차도 실제 도로에서 시운전을 해 보면, 특정 속도에서만 생기는 떨림이나 언덕길에서만 들리는 소음이 드러나곤 하죠. 부품 하나하나는 멀쩡해도, 함께 움직일 때만 나타나는 문제가 있기 때문입니다.

반도체에서 이 시운전에 해당하는 검사가 SLT 테스트입니다. 칩을 실제 제품과 비슷한 보드에 꽂아 운영체제를 부팅하고 실제 작업을 돌려 보는 방식이죠. 이 글에서는 기존 장비 테스트가 무엇을 놓치는지, 그리고 왜 많은 칩에서 이 단계가 점점 늘어나는지를 정리합니다.

SLT 테스트란 무엇인가

시스템 레벨 테스트(SLT, System Level Test)는 칩을 실제 사용 환경과 비슷한 시스템 안에서 동작시켜 양품 여부를 판정하는 검사입니다. 보통 최종 테스트(Final Test)를 마친 패키지 칩을 대상으로 하며, 칩이 제품 안에서 실제로 하는 일을 그대로 시켜 본다는 점이 핵심이죠.

일반적인 반도체 검사는 자동 테스트 장비(ATE, Automatic Test Equipment)가 미리 만든 신호 패턴을 칩의 핀에 넣고, 나오는 값을 기대값과 비교합니다. SLT는 이와 달리 메모리, 전원 회로, 각종 주변 장치가 달린 보드에서 펌웨어와 운영체제를 올리고, 진단 프로그램이나 실제와 비슷한 작업을 돌린 뒤 결과가 정상인지 봅니다.

ATE 테스트가 놓치는 불량

구조 테스트의 전제

ATE 테스트의 주력은 스캔 테스트(Scan Test) 같은 구조 테스트입니다. 칩 안의 플립플롭을 사슬처럼 이어 원하는 값을 넣고 꺼내면서, 신호선이 0이나 1에 고착되었거나 신호가 늦게 도착하는 결함을 찾아내죠. 이 방식은 결함 모델을 정해 두고 그 결함을 얼마나 덮었는지 숫자로 셀 수 있어, 설계 단계부터 체계적으로 준비할 수 있습니다.

문제는 이 결함 모델이 실제 불량을 모두 대표하지 못한다는 점입니다. 스캔 테스트는 칩을 짧은 구간씩 잘라 시험하고, 그 순간의 전력 소모나 스위칭 양상도 실제 동작과 다르죠. 결함 모델로 커버리지를 높게 채웠다고 해서 커버리지가 높으면 시스템에서도 반드시 문제가 없다고 보는 것은 흔한 오해입니다.

시스템에서만 드러나는 불량

실제 작업을 돌리면 수많은 블록이 동시에 움직이면서 전류가 순간적으로 크게 출렁입니다. 이때 전원 전압이 잠깐 내려가는 전압 강하(IR Drop)가 겹치면, 장비 테스트에서는 여유 있게 통과하던 경로가 아슬아슬하게 늦어질 수 있죠. 이런 한계 타이밍 불량은 특정 프로그램, 특정 온도, 특정 전압이 맞아떨어질 때만 나타나기도 합니다.

이 밖에도 전원 관리 상태를 오가는 순간, 서로 다른 클록 영역 사이의 신호 교환, 외부 메모리나 고속 인터페이스와의 실제 통신, 펌웨어와 하드웨어가 맞물리는 지점에서 문제가 생길 수 있습니다. 이런 불량은 칩을 시스템 전체의 일부로 움직여 봐야 드러나기 쉽습니다.

SLT 테스트가 진행되는 방식

SLT 테스트는 대량 생산 라인에서 돌아가야 하므로, 실험실에서 보드 하나로 확인하는 것과는 규모가 다릅니다. 전용 핸들러가 칩을 여러 개의 시스템 보드 소켓에 동시에 꽂고, 각 보드가 독립적으로 시험을 진행하죠.

한 칩에 걸리는 시간이 길기 때문에, SLT 장비는 수십에서 수백 개의 보드를 병렬로 돌려 처리량을 맞추는 경우가 많습니다. 보드 하나하나가 작은 컴퓨터인 셈이라, 보드의 상태 관리와 소프트웨어 버전 관리도 테스트 품질의 일부가 되죠.

시스템 레벨 테스트가 늘어나는 이유

칩이 하나의 시스템이 되었다

요즘의 SoC(System on Chip)는 CPU, GPU, NPU, 메모리 컨트롤러, 고속 인터페이스, 전원 관리 회로를 한 칩에 담습니다. 블록 사이의 상호작용이 늘어날수록 블록 단위의 구조 테스트로는 덮기 어려운 조합이 기하급수적으로 많아지죠.

여러 다이를 한 패키지에 묶는 칩렛(Chiplet) 구조에서는 이 경향이 더 강해집니다. 다이 각각은 양품이어도, 다이 사이의 연결과 전원 공급, 열 분포가 함께 작동할 때 비로소 드러나는 문제가 있기 때문이죠. 그래서 조립을 마친 완성품을 시스템처럼 돌려 보는 SLT 테스트의 가치가 커지고 있습니다.

품질 기준이 높아진 응용 분야

자동차, 데이터센터, AI 가속기처럼 칩 하나의 고장이 큰 손실로 이어지는 분야는 백만 개당 불량 수(DPPM)를 매우 낮게 요구합니다. 특히 데이터센터에서는 계산 결과가 조용히 틀어지는 SDC(Silent Data Corruption)가 문제로 알려지면서, 출하 전에 이런 칩을 걸러 내려는 요구가 커졌죠.

이런 불량은 오류 메시지 없이 잘못된 값만 남기므로 고객 쪽에서 찾아내기가 매우 어렵습니다. 그래서 고객이 직접 겪을 작업과 비슷한 조건에서 미리 돌려 보는 방식이 효과적인 그물로 여겨집니다.

테스트 이스케이프의 비용

불량 칩이 검사를 통과해 고객에게 가는 테스트 이스케이프(Test Escape)는 칩 값보다 훨씬 큰 비용을 낳습니다. 서버나 자동차에 장착된 뒤에 발견되면 교체 비용, 원인 분석, 신뢰 하락까지 함께 따라오죠. 시스템 레벨 테스트 비용이 크더라도, 출하 후 불량의 비용과 비교하면 충분히 감당할 만하다는 판단이 늘고 있습니다.

긴 테스트 시간이라는 대가

SLT의 가장 큰 약점은 시간입니다. ATE의 구조 테스트가 대개 초 단위로 끝나는 반면, 부팅하고 작업을 돌리는 SLT는 수 분 이상이 걸릴 수 있죠. 병렬로 많이 돌려도 장비, 보드, 공간, 전력 비용이 크게 늘어납니다.

불량의 원인을 짚기 어렵다는 점도 한계입니다. 구조 테스트는 어느 신호선이 실패했는지 알려 주지만, SLT는 “이 작업에서 멈췄다” 정도만 알려 주는 경우가 많아 진단과 수율 개선에 바로 쓰기 어렵죠. 보드와 소프트웨어가 많아질수록 테스트 환경 자체의 오류도 관리해야 합니다.

그래서 업계는 두 방향으로 균형을 찾습니다. SLT에서 자주 걸리는 불량의 원인을 분석해 그 조건을 ATE 테스트로 앞당기고, 동시에 칩 안에 자체 진단 기능을 넣어 시스템에서 일어날 상황을 장비 테스트 단계에서 흉내 내는 것이죠. SLT는 대체재가 아니라 구조 테스트를 보완하는 마지막 그물로 자리 잡는 흐름입니다.

ATE 테스트와 SLT 비교 표

구분	ATE 구조·기능 테스트	시스템 레벨 테스트(SLT)
시험 방식	미리 만든 패턴을 핀에 인가	실제와 비슷한 보드에서 부팅과 작업 실행
잘 잡는 불량	고착 결함, 지연 결함, 파라미터 불량	한계 타이밍, 블록 간 상호작용, 실사용 조건 불량
칩당 시간	짧음(대개 초 단위)	김(수 분 이상 가능)
불량 진단	실패 위치를 좁히기 쉬움	원인 추적이 어려움
커버리지 측정	결함 모델로 수치화 가능	수치화가 어려움
주요 비용	고가 테스터, 프로그램 개발	대량의 시스템 보드, 공간, 긴 장비 점유

핵심 정리

SLT 테스트는 칩을 실제와 비슷한 시스템 보드에 꽂아 부팅하고 작업을 돌려, 장비 테스트의 결함 모델이 놓치는 불량을 잡는 검사입니다. 복잡해진 SoC와 칩렛, 높아진 품질 기준, 비싼 테스트 이스케이프 때문에 적용 범위가 넓어지고 있죠. 대신 긴 테스트 시간과 어려운 진단이라는 대가가 있어, ATE 테스트와 역할을 나누며 균형을 잡습니다.

공장 검사 라인을 통과한 차도 시운전을 거쳐야 마음 놓고 출고할 수 있는 것처럼, 부품 검사와 주행 시험은 서로를 대신하지 않습니다. 두 검사가 각각 무엇을 보는지 구분해 두면 테스트 전략을 설명할 때 논리가 훨씬 단단해집니다.

면접 대비 질문