캐시 계층 구조는 L1, L2, L3 단계로 프로세서와 DRAM의 속도 차이를 메웁니다. 지역성과 평균 접근 시간으로 그 원리를 정리합니다.