SiC 기판 결함, 적층 결함과 BPD가 소자를 해치는 과정

정비소에 들어온 오래된 엔진을 분해하면 블록 안쪽의 주물 결함이 눈에 들어올 때가 있습니다. 겉은 멀쩡해도 안에 작은 기공이 있으면, 그 위를 아무리 정밀하게 깎아도 열과 압력이 반복되는 곳부터 균열이 시작되죠.

SiC 소자에서는 웨이퍼 기판이 그 엔진 블록에 해당합니다. SiC 기판 결함은 기판 안의 원자 배열이 어긋난 곳으로, 그 위에 쌓는 에피층과 소자 구조로 이어져 수율과 수명을 흔듭니다.

비유와 다른 점도 있습니다. 엔진 블록의 결함은 한번 만져 보면 가늠이 되지만 결정 결함은 현미경이나 X선 같은 장비로만 보이고, 종류에 따라 해로움이 전혀 다릅니다. 게다가 결함이 곧바로 고장을 내지 않고, 소자에 전류가 흐르는 동안 조금씩 자라 뒤늦게 문제가 되는 경우도 있습니다.

SiC 기판 결함이 어려운 출발점, 결정을 키우는 방식

실리콘 잉곳은 녹인 실리콘에서 종자 결정을 천천히 끌어올려 만듭니다. SiC는 상압에서 녹지 않고 승화하므로 같은 방식을 쓸 수 없고, 2,000℃ 이상의 고온에서 원료 분말을 기체로 만들어 종자 결정 위에 쌓는 승화법(PVT, Physical Vapor Transport)이 널리 쓰입니다.

여기에 SiC는 같은 조성이면서 원자층이 쌓이는 순서만 다른 결정 형태, 곧 폴리타입이 250여 가지에 이릅니다. 전력 소자에는 4H 폴리타입을 쓰는데, 성장 조건이 조금만 어긋나도 다른 폴리타입이 섞여 들어갑니다.

고온과 느린 성장, 폴리타입 제어가 겹치기 때문에 실리콘처럼 결함이 거의 없는 결정을 얻기가 어렵습니다. 그래서 결함을 종류별로 구분해서 이해하는 일이 소자 수율의 출발점이 됩니다.

결정 결함의 종류, 마이크로파이프와 전위

마이크로파이프(Micropipe)는 결정을 관통하는 속이 빈 관 모양의 결함으로, 큰 나선 전위가 원인으로 알려져 있습니다. 그 위에 놓인 소자는 누설 전류가 크게 늘거나 파괴되는 킬러 결함이어서, 성장 기술이 발전하며 가장 먼저 크게 줄어든 항목입니다.

남은 결함의 중심은 전위(Dislocation)입니다. 결정 안에서 원자 배열이 선 모양으로 어긋난 결함이고, 방향에 따라 이름이 갈립니다. 결정의 c축을 따라 위아래로 뻗는 관통 나선 전위(TSD)와 관통 칼날 전위(TED), 그리고 원자층이 놓인 면인 기저면을 따라 눕는 기저면 전위(BPD, Basal Plane Dislocation)입니다.

관통 나선 전위는 역방향 누설과 항복 특성의 저하에 연관되는 것으로 알려져 있고, 관통 칼날 전위는 상대적으로 영향이 작다고 보는 연구가 많습니다. 반면 기저면 전위는 평소에 조용하다가 전류가 흐르는 동안 문제를 일으키는 성질이 있어서 따로 관리됩니다.

적층 결함(Stacking Fault)은 원자층의 쌓임 순서가 어긋난 면 모양의 결함입니다. 4H 결정 안에 다른 폴리타입을 닮은 얇은 띠가 끼어든 셈이어서, 그 부분은 밴드갭이 좁아지고 전자와 정공이 붙잡히거나 재결합하며 전류의 흐름을 방해하는 것으로 설명됩니다.

결함이 수율에 미치는 영향은 칩 면적과 함께 봐야 실감이 납니다. 결함이 웨이퍼 위에 무작위로 흩어져 있다고 단순하게 보는 모형으로 계산해 보겠습니다.

대전류 소자일수록 칩이 커지는 경향이 있어서 같은 결함 밀도가 더 아프게 작용합니다. 다만 이 모형은 단순화입니다. 실제 결함은 웨이퍼 위에 군집하는 경향이 있고 모든 결함이 칩을 죽이는 것도 아니어서, 결함 종류별 치명도를 보정해서 계산합니다.

기저면 전위와 쌍극자 열화, 쓰다 보면 자라는 결함

SiC MOSFET에는 소스와 드레인 사이에 p-n 접합으로 된 바디 다이오드가 구조적으로 들어 있습니다. 모터 같은 인덕티브 부하에서는 이 다이오드로 전류가 흐르는 시간이 생기는데, 이때 정공이 드리프트 층으로 주입되어 전자와 재결합합니다.

기저면 전위는 평소에도 두 개의 부분 전위로 나뉘어 그 사이에 얇은 적층 결함을 품고 있는데, 재결합에서 나온 에너지가 이 부분 전위를 미끄러지게 해 적층 결함이 점점 넓어진다고 설명됩니다. 이 현상을 쌍극자 열화(Bipolar Degradation)라 부르고, SiC 기판 결함 가운데 기저면 전위가 따로 관리되는 이유가 여기에 있습니다.

적층 결함이 넓어진 자리는 전류가 잘 흐르지 못합니다. 그래서 바디 다이오드의 순방향 전압과 소자의 온저항이 사용 시간에 따라 서서히 올라갑니다. 처음 검사를 통과한 소자가 쓰는 동안 손실이 늘어나는 이유입니다.

다행히 기판의 기저면 전위 대부분은 에피층을 키우는 동안 칼날 전위로 바뀌어 영향이 줄어듭니다. 이 전환율을 높이는 에피 공정, 기판의 기저면 전위 밀도를 낮추는 성장 조건, 바디 다이오드로 전류가 흐르지 않게 하는 쇼트키 다이오드의 병렬 또는 소자 내장 구조가 함께 쓰입니다.

에피층과 MOS 계면, 결함이 다른 곳에서 다시 나타나는 방식

소자의 전압을 떠받치는 드리프트 층은 기판 위에 에피택시로 성장시킵니다. 두께와 도핑 농도의 균일도가 항복 전압과 온저항을 직접 정하며, 이 과정에서 삼각형 모양 결함처럼 기판에는 없던 새 결함이 생기기도 합니다.

기판이 좋아도 끝이 아닌 이유는 게이트 산화막과 만나는 계면에 있습니다. SiC는 실리콘처럼 열산화로 SiO2를 키울 수 있어 MOSFET 제작이 가능하지만, 산화 중 남는 탄소 관련 결함이 계면에 많은 트랩을 만들어 전자의 움직임을 방해합니다.

그 결과 벌크 안에서는 전자가 잘 움직여도 게이트 아래 채널에서의 이동도는 크게 낮아집니다. 같은 온저항을 얻으려면 채널을 짧게 하거나 셀 밀도를 높여야 하고, 질소를 포함한 가스 분위기에서 열처리해 트랩을 줄이는 방법이 널리 쓰이지만 완전히 해소하지는 못합니다.

남은 트랩은 문턱 전압의 불안정으로도 나타납니다. 게이트에 전압을 오래 걸거나 온도가 높을 때 트랩이 전하를 붙잡거나 놓으면서 문턱 전압이 이동하는데, 실리콘 소자의 BTI와 닮은 현상이지만 SiC에서는 계면 트랩이 많아 영향이 크게 나타나는 편입니다. 그래서 소자 설계와 구동 회로는 이 이동 폭을 여유로 둡니다.

결함을 걸러내는 검사와 스크리닝

결함은 눈으로 보이지 않기 때문에 공정의 단계마다 검사가 붙습니다. 어느 단계에서 무엇을 보는지 정리하면 다음과 같습니다.

기판의 결함 지도와 최종 칩의 불량 위치를 겹쳐 보는 일이 중요합니다. 어떤 결함이 얼마나 치명적인지를 데이터로 알아야, 어느 결함을 줄이는 데 개선 자원을 쓸지 정할 수 있기 때문입니다.

대구경화가 어려운 이유

웨이퍼 지름을 키우면 한 장에서 나오는 칩 수가 지름의 제곱에 가깝게 늘어 칩 단가가 내려갑니다. 가장자리 손실을 무시한 단순 면적비로 보면, 예를 들어 지름 150 mm에서 200 mm로 갈 때 (200 ÷ 150)² ≈ 1.78배입니다.

그런데 SiC에서는 지름을 키우는 일이 곧 결함 관리의 난도를 키웁니다. 큰 종자 결정 위에서 중심과 가장자리의 온도 차를 줄이기가 어렵고, 온도 차이가 만드는 열응력은 전위를 늘립니다.

잉곳이 자라는 속도가 실리콘보다 훨씬 느려 긴 잉곳을 얻기 어렵다는 점도 부담입니다. 한 잉곳에서 나오는 웨이퍼 수가 적어 비용이 높고, 다이아몬드에 가까울 만큼 단단해서 절단과 연마에 시간이 오래 걸리며 가공 중 깨지거나 휘는 손실도 큽니다.

실리콘이 지름 300 mm 웨이퍼를 쓰는 것과 비교하면 SiC가 가야 할 길이 보입니다. 다만 몇 인치가 언제 주류가 될지는 업체와 시점에 따라 달라서, 이 글에서는 방향만 짚었습니다.

SiC 기판 결함을 둘러싼 흔한 오해

첫째는 결함이 하나라도 있으면 그 기판은 쓸 수 없다는 이해입니다. 결함의 종류와 위치에 따라 칩에 미치는 영향이 다르고, 결함이 걸린 칩만 골라내는 방식이어서 수율은 결함 밀도와 칩 면적의 곱으로 가늠합니다.

둘째는 기판만 좋으면 소자 신뢰성은 보장된다는 생각입니다. 에피층에서 생기는 결함, 산화막 계면의 트랩, 바디 다이오드 통전 같은 사용 조건이 따로 영향을 주기 때문에 기판은 필요조건일 뿐입니다.

결함 종류별 영향과 대응 비교 표

구분	정체	소자에 미치는 영향	주된 대응
마이크로파이프	결정을 관통하는 속이 빈 관	누설 전류와 파괴를 일으키는 킬러 결함	성장 기술 개선과 기판 선별
관통 나선 전위(TSD)	c축을 따라 뻗는 선 모양 결함	역방향 누설과 항복 특성 저하에 연관	성장 조건 개선과 밀도 관리
관통 칼날 전위(TED)	c축 방향의 칼날 모양 전위	상대적으로 영향이 작다고 알려짐	밀도 모니터링
기저면 전위(BPD)	원자층 면을 따라 눕는 전위	바디 다이오드 통전 때 적층 결함이 넓어지는 쌍극자 열화의 씨앗	에피에서 칼날 전위로 전환, 기판 밀도 저감, 다이오드 통전 억제
적층 결함	원자층 쌓임 순서의 어긋남	전류 흐름을 방해해 순방향 전압과 온저항 증가	에피 조건 최적화와 PL 검사로 선별
산화막 계면 트랩	게이트 산화막과 SiC 사이의 결함	채널 이동도 저하와 문턱 전압 이동	질화 열처리 같은 계면 공정 개선

핵심 정리

SiC 기판 결함은 고온에서 느리게 키우는 결정의 숙명에서 나오며, 마이크로파이프와 관통 전위, 기저면 전위, 적층 결함이 각기 다른 방식으로 소자를 해칩니다. 특히 기저면 전위는 전류가 흐르는 동안 적층 결함으로 자라는 쌍극자 열화의 씨앗이어서, 처음 검사에서 보이지 않던 열화가 사용 중에 나타납니다.

엔진 블록의 보이지 않는 기공처럼, 기판의 결함은 그 위에 쌓인 모든 공정의 수명을 좌우합니다. 다만 비유와 달리 기판만 고쳐서는 풀리지 않고 에피층과 산화막 계면, 사용 조건까지 함께 관리해야 하니, SiC 소자를 볼 때는 결함이 어느 층에서 생기고 어디서 자라는지를 구분해 보세요.

면접 대비 질문