반도체 패키지 종류, DIP에서 CSP까지 발전 과정

예전에는 넓은 마당이 딸린 단독주택이 흔했습니다. 도시에 사람이 몰리자 같은 땅에 더 많은 가구가 살 수 있는 연립주택이 생겼고, 결국 땅 위 공간을 층층이 다 쓰는 아파트가 주거의 중심이 되었죠. 땅은 그대로인데 사는 사람이 늘어나니 집의 모양이 바뀐 겁니다.

반도체 패키지의 역사도 이와 닮았습니다. 칩이 처리하는 일이 많아질수록 바깥과 주고받을 신호선이 늘었지만, 기기는 오히려 작아져야 했죠. 이 글에서는 대표적인 반도체 패키지 종류인 DIP, QFP, BGA, CSP가 어떤 순서로, 왜 등장했는지 정리합니다.

패키지 형태를 바꾼 세 가지 압력

패키지 모양이 바뀌어 온 이유는 크게 세 가지입니다. 첫째, 칩의 기능이 늘면서 필요한 단자 수가 꾸준히 증가했습니다. 둘째, 휴대용 기기가 늘면서 패키지를 더 작고 얇게 만들어야 했죠.

셋째는 보드에 부품을 올리는 방식의 변화입니다. 사람이 손으로 꽂고 납땜하던 시대에서 장비가 부품을 집어 보드 표면에 올리고 한꺼번에 납땜하는 표면 실장 기술(SMT, Surface Mount Technology)의 시대로 넘어갔죠. 여기에 신호가 빨라지면서 단자까지의 거리를 줄이라는 전기적 요구도 더해졌습니다.

DIP, 보드를 뚫고 꽂던 시대

DIP(Dual In-line Package)는 직사각형 몸체의 양쪽 긴 변에서 다리가 두 줄로 나란히 내려오는 패키지입니다. 다리를 보드에 뚫린 구멍에 꽂고 뒷면에서 납땜하는 스루홀(Through-Hole) 방식으로 실장하죠. 다리 간격은 2.54mm(0.1인치)가 표준이라 손으로 다루기 쉽고, 지금도 교육용 키트나 일부 산업용 부품에서 볼 수 있습니다.

DIP의 한계는 단자를 두 변에만 둘 수 있고 간격도 넓다는 점입니다. 다리를 늘리려면 몸체가 길어질 수밖에 없어서, 단자가 많은 칩을 담기엔 너무 커지죠. 또 보드에 구멍을 뚫어야 하니 보드의 양면을 자유롭게 쓰기 어렵고, 마당 넓은 단독주택처럼 면적 효율이 낮은 형태였습니다.

QFP, 네 변으로 다리를 뻗은 표면 실장

표면 실장이 확산되면서 다리를 구멍에 꽂지 않고 보드 표면의 패드 위에 올려 납땜하는 패키지가 주류가 됩니다. 두 변에 다리가 있는 SOP(Small Outline Package)와, 네 변 모두에 다리를 둔 QFP(Quad Flat Package)가 대표적이죠. 다리는 갈매기 날개처럼 바깥으로 꺾여 내려오는 걸윙(Gull-wing) 모양이라 납땜 상태를 눈으로 확인하기 쉽습니다.

QFP는 네 변을 모두 쓰고 다리 간격을 0.5mm 안팎까지 좁혀 수백 개의 단자를 담을 수 있게 했습니다. 하지만 단자가 여전히 둘레에만 놓인다는 한계는 그대로였죠. 간격을 더 좁히면 가는 다리가 쉽게 휘고, 이웃 다리끼리 납이 붙는 브리지 불량이 늘어납니다.

BGA, 바닥 전체를 단자로 쓰다

둘레만으로 부족하다면 바닥 면 전체를 쓰면 됩니다. BGA(Ball Grid Array)는 패키지 기판의 바닥에 작은 솔더볼(Solder Ball)을 바둑판처럼 배열해 단자로 쓰는 패키지죠. 마당 넓은 단독주택이 대지를 빈틈없이 쓰는 아파트 단지로 바뀌었듯, 단자가 선에서 면으로 옮겨 간 것입니다.

면으로 배열하니 같은 크기에서도 단자를 훨씬 많이 둘 수 있고, 볼 간격을 QFP 다리보다 넓게 잡아도 충분했습니다. 리플로 중 녹은 솔더의 표면장력이 패키지를 제자리로 끌어당기는 자기 정렬 효과도 있어 실장 수율이 좋아졌죠. 칩에서 보드까지의 경로가 짧아져 전기와 열 특성도 함께 나아졌습니다.

대신 납땜 부위가 패키지 밑에 숨어 눈으로 볼 수 없습니다. 그래서 X선 검사로 접합 상태를 확인해야 하고, 불량이 나면 떼어 내 다시 붙이는 수리도 까다롭죠. 다층 배선이 든 패키지 기판이 필요해 리드프레임 패키지보다 원가도 높습니다.

CSP와 WLP, 칩 크기에 다가선 패키지

휴대전화와 같은 작은 기기가 늘자, 패키지가 칩보다 몇 배나 큰 것이 문제가 되었습니다. CSP(Chip Scale Package)는 패키지 크기를 칩 크기에 최대한 가깝게 줄인 형태를 통칭하는 말이죠. 업계 표준에서는 통상적으로 패키지 면적이 칩 면적의 1.2배 이하인 것을 CSP로 분류합니다.

반도체 패키지 종류를 처음 공부할 때 BGA와 CSP를 서로 다른 별개의 구조로 생각하기 쉽습니다. 하지만 BGA는 단자 형태에, CSP는 크기 기준에 붙은 이름이라 두 분류는 겹칠 수 있죠. 실제로 미세한 간격의 솔더볼과 얇은 기판으로 몸체를 칩 크기에 맞춘 작은 BGA가 CSP에 해당하는 경우가 많습니다.

여기서 한 걸음 더 나간 것이 WLP(Wafer Level Package)입니다. 웨이퍼를 자르기 전에 웨이퍼 전체에 재배선과 솔더볼을 한꺼번에 형성한 뒤 잘라 내므로, 패키지 크기가 칩 크기와 같아지죠. 칩 영역 안에서만 단자를 배치하는 팬인(Fan-in) 방식과 칩 바깥으로 단자를 넓히는 팬아웃(Fan-out) 방식이 있으며, 팬아웃은 첨단 패키징의 한 갈래로 따로 다룰 만한 주제입니다.

반도체 패키지 종류 비교 표

구분	실장 방식	단자 위치와 형태	장점	한계
DIP	스루홀	두 변, 곧은 다리	다루기 쉽고 튼튼함	크고 단자 수가 적음
QFP	표면 실장	네 변, 걸윙 다리	납땜 확인이 쉬움, 단자 수 증가	둘레에만 단자, 미세 간격 시 브리지
BGA	표면 실장	바닥 전체, 솔더볼	많은 단자, 짧은 경로, 자기 정렬	접합부가 숨어 검사·수리 어려움
CSP	표면 실장	바닥, 미세 솔더볼	칩에 가까운 작은 크기	미세 간격 보드 설계 필요
WLP	표면 실장	칩 면 위, 솔더볼	칩과 같은 크기, 웨이퍼 단위 일괄 공정	팬인은 칩 면적만큼만 단자 배치

핵심 정리

반도체 패키지 종류의 발전은 늘어나는 단자 수, 작아지는 기기, 바뀐 실장 방식이라는 세 가지 압력에 대한 대답이었습니다. DIP는 두 변에서 구멍에 꽂았고, QFP는 네 변으로 다리를 뻗어 표면에 올렸으며, BGA는 바닥 전체를 솔더볼 단자로 바꿨죠. CSP와 WLP는 패키지 크기를 칩 크기에 맞추는 방향으로 한 걸음 더 나아갔습니다.

마당 딸린 단독주택이 아파트로 바뀐 것이 땅을 아끼려는 선택이었듯, 패키지의 진화도 보드 위 면적을 아끼면서 더 많은 연결을 담으려는 선택이었습니다. 새로운 패키지 이름을 만나면 단자가 어디에, 어떤 모양으로 놓였는지부터 보면 그 패키지가 어느 단계에 있는지 금방 가늠할 수 있습니다.

면접 대비 질문