배선 RC 지연, 트랜지스터보다 전선이 느려진 이유
극장 공연이 끝나면 관객은 객석 문을 지나 복도를 거쳐 로비로 나갑니다. 객석 의자를 아무리 빨리 비우게 만들어도 출구가 좁고 복도가 길면, 로비가 차는 시간은 줄지 않죠.
칩 속 신호도 같은 처지입니다. 트랜지스터가 빨라질수록 신호가 지나가는 금속 선이 상대적인 짐이 되는데, 이 글에서는 배선 RC 지연이 생기는 구조를 단면적, 길이, 이웃 배선이라는 세 변수로 나누어 살펴보겠습니다.
배선 RC 지연이란, 저항과 커패시턴스가 만드는 시간
칩 안의 배선은 이상적인 전선이 아닙니다. 가늘고 긴 금속선은 전류를 방해하는 저항(R, Resistance)을 가지고, 이웃한 도체와 마주 보면서 전하를 담는 커패시턴스(C, Capacitance)도 가집니다.
신호가 선 끝까지 전달되려면 이 커패시턴스를 저항을 거쳐 채우고 비워야 합니다. 이때 R과 C의 곱은 시간의 단위를 가지는 시간 상수가 되고, 이것이 RC 지연(RC Delay)을 가늠하는 기본 척도입니다.
극장 비유로 옮기면 문의 폭이 저항, 채워야 할 로비의 크기가 커패시턴스입니다. 다만 실제 배선은 문 하나가 아니라 복도 전체에 저항이 퍼져 있고, 옆 복도의 사람 흐름에 따라 로비 크기가 달라지기까지 하므로 비유보다 계산이 한 단계 더 복잡합니다.
단면적이 줄면 저항이 늘어나는 구조
직사각형 단면을 가진 배선의 저항은 R = ρ × L / (W × T)로 쓸 수 있습니다. ρ는 재료의 비저항, L은 길이, W는 폭, T는 높이입니다. 길이가 같다면 단면적 W × T가 작을수록 저항이 큽니다.
미세화로 폭과 높이가 함께 줄면 단면적은 선폭의 제곱에 가깝게 줄어들어 저항이 크게 늘어납니다. 게다가 구리는 선이 수십 nm로 가늘어지면 표면과 결정립 경계의 산란, 확산 방지막이 차지하는 단면의 비중 때문에 실효 비저항이 벌크 값(약 1.7 µΩ·cm)보다 커집니다.
그런데 저항이 얼마나 문제가 되는지는 선의 길이가 함께 줄어드는지에 따라 달라집니다. 모든 치수를 같은 비율 1/S로 줄이는 단순한 모형으로 두 종류의 배선을 비교해 보겠습니다.
치수를 1/S로 줄일 때 배선 지연의 변화 (단순 모형)
- 로컬 배선, 이웃한 게이트 몇 개를 잇는 짧은 선: 길이도 1/S로 줄어 R은 S배, C는 1/S배가 되고 RC는 거의 그대로입니다.
- 글로벌 배선, 칩을 가로지르는 긴 선: 칩 크기는 크게 줄지 않아 길이가 그대로이므로 R은 S²배, C는 그대로여서 RC는 S²배가 됩니다.
- 게이트 지연: 대체로 1/S배로 줄어듭니다.
예를 들어 S = 2라면 글로벌 배선의 저항은 네 배가 되고, 로컬 배선의 RC는 그대로인데 게이트 지연만 절반이 됩니다. 어느 쪽이든 전체 지연에서 배선이 차지하는 비중은 세대가 바뀔 때마다 커집니다.
이 모형은 모든 치수를 똑같이 줄이는 이상적인 가정입니다. 실제 공정은 저항을 덜 키우려고 배선의 높이를 덜 줄이는 식으로 보정하지만, 단면적이 줄수록 저항이 커진다는 방향은 바뀌지 않습니다.
길이가 두 배면 지연이 네 배가 되는 이유
저항과 커패시턴스가 모두 길이에 비례하기 때문에, 선 하나의 RC 지연은 길이의 제곱에 비례합니다. 길이가 두 배가 되면 R도 두 배, C도 두 배라서 곱은 네 배가 됩니다.
저항이 한 점에 몰려 있지 않고 선 전체에 퍼져 있는 분포 RC 선에서는, 선 전체의 저항 R과 커패시턴스 C를 쓰면 출력이 50%에 이르는 시간이 약 0.38 × R × C입니다. 구동하는 트랜지스터의 저항과 부하까지 넣은 식에는 항이 더 붙지만, 배선 자체가 만드는 몫은 이 항입니다.
가상 예시, 긴 배선 하나의 지연선폭 20 nm, 높이 40 nm, 길이 100 µm이고 실효 비저항을 5 µΩ·cm로 가정하면 R = 5 × 10^-8 Ω·m × 100 × 10^-6 m / (20 × 10^-9 m × 40 × 10^-9 m) = 6,250 Ω입니다.
단위 길이당 커패시턴스를 약 0.2 fF/µm로 보면 C = 20 fF이고, R × C = 125 ps이므로 50% 지연은 약 0.38 × 125 ps = 약 48 ps입니다.
인버터 한 단의 지연을 대략 10 ps로 가정하면(공정에 따라 다른 비교용 값입니다), 이 선 하나가 게이트 다섯 개 안팎의 시간을 쓰는 셈입니다. 트랜지스터를 아무리 빠르게 만들어도, 이런 선을 지나는 경로의 속도는 선이 정하게 됩니다.
이웃 배선이 키우는 커패시턴스
배선의 커패시턴스는 위아래 층과 마주 보는 몫보다, 같은 층에서 나란히 달리는 이웃과 마주 보는 몫이 점점 커집니다. 저항을 덜 키우려고 배선을 높게 세우면 옆면이 넓어지고, 미세화로 간격까지 좁아지면 옆 커패시턴스는 더 늘어납니다.
이웃 선이 어떻게 움직이는지에 따라 유효 커패시턴스가 달라지는 점도 중요합니다. 밀러 효과(Miller Effect)와 같은 원리로, 이웃이 같은 방향으로 바뀌면 마주 보는 전압 차가 줄어 영향이 작아지고, 반대 방향으로 바뀌면 전압 차가 커져 영향이 최대가 됩니다. 같은 선이라도 이웃의 동작에 따라 지연이 달라지니, 설계에서는 가장 나쁜 경우를 기준으로 잡습니다.
이웃은 지연만 바꾸는 것이 아닙니다. 커플링 커패시턴스를 타고 이웃의 변화가 내 선으로 튀어 들어오는 크로스토크(Crosstalk)는 신호 오류로 이어집니다. 배선의 커패시턴스를 충전하고 방전하는 데에도 에너지가 들어가므로, 배선 RC 지연은 속도와 신호 품질과 전력을 함께 흔드는 변수입니다.
배선 RC 지연을 줄이는 방법, 재료에서 구조까지
가장 먼저 쓰인 방법은 R과 C를 각각 줄이는 재료 쪽 해법입니다. 알루미늄 대신 비저항이 낮은 구리를, 일반 절연막 대신 저유전율 절연막을 쓰는 것이 대표적이고, 가장 가는 층에서는 코발트나 루테늄 같은 대체 금속도 연구되고 있습니다.
구조 쪽 해법은 배선 층마다 역할을 나누는 것입니다. 아래층에는 가늘고 촘촘한 배선을 두고, 위층에는 굵고 간격이 넓은 배선을 두어 먼 거리를 잇는 신호를 위로 올려 보냅니다. 굵은 선은 R도 C도 낮지만, 층 사이를 오르내리는 비아의 저항이 새로운 부담이 됩니다.
회로 쪽 해법은 긴 선을 여러 구간으로 나누고 구간 사이에 신호를 다시 키우는 버퍼, 즉 리피터(Repeater)를 넣는 것입니다. 구간마다 R과 C가 모두 줄어 지연이 길이의 제곱이 아니라 길이에 거의 비례하게 바뀝니다.
가상 예시, 리피터로 구간 나누기앞의 100 µm 선을 25 µm씩 네 구간으로 나누면 구간 하나의 R과 C는 각각 1/4이 되어 구간당 지연이 약 0.38 × 1,562.5 Ω × 5 fF = 약 3 ps입니다.
네 구간을 합친 배선 자체의 몫은 약 12 ps로, 원래의 약 48 ps보다 1/4로 줄어듭니다. 다만 리피터 세 개가 더하는 지연과 면적, 전력은 별도로 계산해야 하며, 구간을 지나치게 잘게 나누면 오히려 손해라서 최적의 개수가 있습니다.
한 클록 안에 건너지 못하는 긴 선은 파이프라인 단계를 추가해 여러 클록에 걸쳐 보내고, 자주 주고받는 블록은 가까이 배치합니다. 칩을 쌓는 3D 적층과 칩렛은 연결 거리를 줄이는 방향이고, 전원 배선을 웨이퍼 뒷면으로 보내는 후면 전력 공급망(BSPDN, Backside Power Delivery Network)은 앞면 신호 배선의 여유를 확보하려는 시도로 연구와 도입이 이어지고 있습니다.
게이트 지연과 배선 지연 비교 표
| 구분 | 트랜지스터(게이트) 지연 | 배선 지연 |
|---|---|---|
| 결정하는 요소 | 구동 전류와 부하 용량 | 배선의 저항 R과 커패시턴스 C의 곱 |
| 미세화의 영향 | 대체로 빨라짐 | 단면적이 줄어 저항이 늘고, 지연이 줄지 않거나 늘어남 |
| 길이와의 관계 | 게이트 크기와 부하에 의존 | 길이의 제곱에 비례 |
| 대표 대책 | 입체 구조, 이동도 향상 | 구리와 저유전율 절연막, 굵은 상위 층, 리피터 |
| 따라오는 부작용 | 누설 전류, 발열 | 리피터의 면적과 전력, 비아 저항 |
핵심 정리
배선 RC 지연은 저항과 커패시턴스의 곱으로 정해지고, 미세화는 단면적을 줄여 저항을 키우고 이웃과의 간격을 좁혀 커패시턴스를 키웁니다. 지연이 길이의 제곱에 비례하는 긴 선일수록 문제가 크고, 그래서 먼 거리를 잇는 경로가 칩의 속도를 좌우합니다.
극장 출구가 좁으면 객석을 아무리 빨리 비워도 소용없는 것처럼, 대책도 재료와 층 구조, 리피터, 아키텍처, 패키징에 걸쳐 여러 겹으로 나뉩니다. 첨단 공정의 경쟁력이 트랜지스터만큼이나 배선 설계에서 갈리는 이유이기도 합니다.
면접 대비 질문
면접 대비 질문미세화가 진행될수록 배선 지연이 트랜지스터 지연보다 큰 문제가 되는 이유와, 이를 줄이는 방법을 설명해 보세요.
[답변 포인트] 배선 저항이 R = ρ × L / (W × T)로 단면적에 반비례하므로 선폭이 줄면 저항이 커지고, 구리는 가는 선에서 표면과 결정립 산란, 확산 방지막 때문에 실효 비저항까지 오른다는 점을 먼저 말합니다. 지연이 R × C에 비례하고 길이의 제곱으로 늘어나며, 게이트 지연은 줄어드는 반면 배선 지연은 줄지 않아 비중이 커진다는 점을 연결합니다. 대책으로 저유전율 절연막과 대체 금속, 굵은 상위 층, 리피터, 배치 최적화와 파이프라인, 3D 적층과 후면 전력 공급까지 층위를 나눠 답하면 좋습니다.









