CMOS 인버터 전달 특성, 노이즈 마진을 읽는 법

보드게임에서 판정 규칙이 “눈금이 5 이상이면 성공, 5 미만이면 실패”라고 해 봅시다. 눈금 5 바로 위에 선 말은 탁자가 살짝 흔들리기만 해도 판정이 뒤집힙니다. 그래서 심판은 성공은 8 이상, 실패는 2 이하처럼 경계에서 충분히 떨어진 값만 믿고 싶어 하죠.

디지털 회로가 0과 1을 가르는 일도 같습니다. 이 글에서는 CMOS 인버터 전달 특성 곡선을 읽어 어디까지가 확실한 0이고 1인지, 잡음이 얼마나 끼어도 견디는지를 계산해 보겠습니다. 인버터의 기본 동작과 전력은 이미 다룬 글이 있으니, 여기서는 곡선 읽기에 집중합니다.

CMOS 인버터 전달 특성, 곡선 한 장에 담긴 정보

전달 특성(VTC, Voltage Transfer Characteristic)은 입력 전압 Vin을 0에서 VDD까지 천천히 올릴 때 출력 전압 Vout이 어떻게 변하는지를 그린 곡선입니다. 가로축이 입력, 세로축이 출력이고, 인버터이므로 곡선은 왼쪽 위에서 오른쪽 아래로 내려갑니다.

곡선의 양 끝이 논리 값입니다. 입력이 충분히 낮으면 출력은 VDD에 가까운 VOH가 되고, 입력이 충분히 높으면 0 V에 가까운 VOL이 됩니다.

CMOS는 값이 바뀌지 않는 동안 출력이 전원이나 접지에 직접 이어지므로 VOH는 VDD, VOL은 0 V에 이상적으로 일치합니다. 이 값이 트랜지스터 크기에 좌우되지 않는다는 점이, 저항 부하를 쓰는 고전적인 인버터에서 VOL이 크기 비율에 따라 달라지던 것과 큰 차이입니다.

곡선이 입력과 출력이 같은 대각선과 만나는 점의 입력 전압이 스위칭 문턱 전압(VM)입니다. 입력이 VM보다 낮으면 1을, 높으면 0을 내보내는 판정 기준선이라고 보면 됩니다.

곡선을 다섯 구간으로 나누어 읽는 법

입력을 서서히 올리면서 NMOS와 PMOS가 어떤 상태에 있는지 따라가면, 곡선이 다섯 구간으로 나뉩니다. 장채널 소자를 제곱 법칙으로 근사한 모형 기준입니다.

핵심은 3번 구간입니다. 두 트랜지스터가 모두 포화이면 이상적인 소자에서 전류가 드레인 전압에 거의 상관없으므로, 입력이 아주 조금만 변해도 출력이 크게 움직입니다. 곡선의 기울기, 즉 이득이 가장 커지는 곳입니다.

이 가파른 구간이 어정쩡한 입력을 또렷한 0이나 1로 밀어내는 증폭기 역할을 합니다. 실제 소자는 채널 길이 변조와 단채널 효과 때문에 기울기가 무한대가 되지는 않고, 이득의 크기는 소자와 전압에 따라 달라집니다. 디지털 동작에는 이 크기가 1보다 충분히 크기만 하면 됩니다.

스위칭 문턱 전압은 무엇이 정하는가

두 트랜지스터가 모두 포화인 지점에서 NMOS와 PMOS의 전류가 같다고 놓으면 VM을 구할 수 있습니다. 제곱 법칙을 쓰면 VM = (Vtn + r × (VDD − |Vtp|)) / (1 + r)이고, 여기서 r = √(kp / kn)입니다.

kn = μn × Cox × (W/L)n, kp = μp × Cox × (W/L)p는 각 트랜지스터의 전류 구동 계수입니다. Vtn = |Vtp|이고 kn = kp라서 r = 1이면 VM은 VDD의 절반이 됩니다.

그런데 정공 이동도 μp는 전자 이동도 μn보다 작습니다. PMOS를 NMOS와 같은 크기로 만들면 kp가 작아져 r이 1보다 작아지고, VM은 VDD의 절반보다 낮아집니다.

PMOS를 NMOS보다 넓게 그리는 이유 가운데 하나가 바로 VM을 가운데로 되돌리기 위해서입니다. 다만 VM이 반드시 정중앙이어야 하는 것은 아니어서, 입력 특성이 필요한 논리 게이트에서는 일부러 한쪽으로 치우친 문턱을 쓰기도 합니다.

이 계산은 제곱 법칙이라는 근사 위에 서 있습니다. 속도 포화가 일어나는 최신 소자의 실제 VM은 이 값과 차이가 나므로, 식은 어떤 변수가 VM을 어느 방향으로 움직이는지 보는 용도로 쓰는 것이 알맞습니다.

VIL과 VIH, 노이즈 마진을 계산하는 방법

노이즈 마진을 정하려면 “여기까지는 확실한 Low, 여기서부터는 확실한 High”라는 입력 경계가 필요합니다. 관례는 전달 곡선의 기울기가 −1이 되는 두 점을 쓰는 것입니다. 낮은 쪽 점의 입력이 VIL, 높은 쪽 점의 입력이 VIH입니다.

기울기의 크기가 1보다 작은 바깥 구간에서는 입력의 변화가 출력에서 줄어들고, 가파른 안쪽 구간에서는 늘어납니다. 두 점은 잡음을 줄여 주는 영역과 키워 버리는 영역을 가르는 경계인 셈이죠.

이 두 점으로 노이즈 마진(Noise Margin)이 정의됩니다. 낮은 쪽은 NML = VIL − VOL, 높은 쪽은 NMH = VOH − VIH입니다. NML은 앞단이 내보낸 Low 신호에 잡음이 실려 올라가도 Low로 읽히는 여유이고, NMH는 High 신호가 잡음에 눌려 내려가도 High로 읽히는 여유입니다.

기울기가 −1인 점을 정확히 찾기는 번거로워서, VM에서의 이득 g(음수)로 곡선을 직선으로 근사해 어림하는 방법이 쓰입니다. VM을 지나는 기울기 g의 직선이 VDD와 0 V에 닿는 입력을 각각 VIL, VIH로 삼으면 VIL ≈ VM − (VDD − VM) / |g|, VIH ≈ VM + VM / |g|입니다.

이 값은 어림일 뿐이며, 실제 마진은 시뮬레이션이나 측정한 곡선에서 기울기가 −1인 점을 찾아 구합니다. 그래도 이득이 클수록 마진이 VDD의 절반에 가까워지고, VM이 가운데에서 벗어날수록 한쪽 마진만 깎인다는 경향은 분명하게 읽힙니다.

노이즈 마진이 줄어드는 상황과 복원 특성

마진을 깎는 첫 번째 요인은 낮아지는 전원 전압입니다. 곡선의 크기가 VDD로 정해지므로 마진의 절댓값도 함께 줄고, 같은 크기의 전원 잡음이나 크로스토크가 상대적으로 더 위협적이 됩니다.

두 번째는 소자 산포와 공정 코너입니다. 문턱 전압과 이동도가 소자마다 달라지면 VM이 움직이고, NMOS는 빠르고 PMOS는 느린 코너에서는 VM이 내려가고 반대 코너에서는 올라가 한쪽 마진이 줄어듭니다. 온도에 따른 변화도 같은 방향으로 작용합니다.

세 번째는 단채널 효과입니다. 속도 포화로 전류가 전압에 덜 민감해지면 가파른 구간의 기울기가 완만해져 이득이 줄고, 앞에서 본 것처럼 마진이 함께 줄어듭니다. CMOS 인버터 전달 특성이 세대마다 달라지는 이유가 이것입니다.

그럼에도 디지털 회로가 잡음 속에서 동작하는 이유는 곡선의 바깥 구간이 가진 복원(Restoring) 특성 덕분입니다. 기울기의 크기가 1보다 작은 구간에서는 잡음이 실린 입력이 인버터를 한 단 지날 때마다 줄어들어, 신호가 여러 단을 거치며 오히려 깨끗해집니다. 잡음이 단계마다 쌓이지 않는 것이죠.

여기서 다룬 마진은 직류 기준의 정적 값입니다. 폭이 아주 짧은 잡음 펄스는 게이트가 응답하는 데 시간이 걸리기 때문에 정적 마진을 넘어도 무시될 수 있으며, 실제 설계는 잡음의 크기와 함께 폭도 같이 따집니다.

전달 특성 지표 비교 표

지표	뜻	곡선에서 찾는 곳	좋게 만드는 방향
VOH	High 출력 전압	입력이 낮을 때의 출력	CMOS에서는 VDD에 일치
VOL	Low 출력 전압	입력이 높을 때의 출력	CMOS에서는 0 V에 일치
VM	판정 기준선	입력과 출력이 같아지는 점	PMOS와 NMOS의 폭 비율로 가운데에 맞춤
VIL	Low로 인정하는 입력의 상한	기울기가 −1인 낮은 쪽 점	이득이 클수록 VM에 가까워짐
VIH	High로 인정하는 입력의 하한	기울기가 −1인 높은 쪽 점	이득이 클수록 VM에 가까워짐
NML, NMH	NML = VIL − VOL, NMH = VOH − VIH	위 네 값에서 계산	VM을 가운데에 두고 이득을 키움
이득 g	VM에서의 곡선 기울기	가파른 구간의 한가운데	채널 길이 변조를 줄일수록 커짐

핵심 정리

CMOS 인버터 전달 특성은 입력 하나에 출력 하나를 짝지은 곡선이지만, 판정 기준선 VM과 확실한 입력 범위 VIL과 VIH, 그리고 마진 NML과 NMH가 모두 이 곡선에서 나옵니다. 가운데의 가파른 구간은 신호를 또렷하게 밀어내고 바깥의 완만한 구간은 잡음을 줄여 주며, 이 두 성질이 0과 1을 믿을 수 있게 만듭니다.

보드게임 심판으로 보면 VM은 경계 눈금이고 노이즈 마진은 안전지대의 폭입니다. 전압이 낮아지고 소자 산포가 커질수록 안전지대가 좁아지므로, 곡선을 읽는 눈은 저전압 설계에서 더 중요해집니다.

면접 대비 질문