에피택시 공정, 결정 위에 같은 결로 결정을 쌓는 원리

니트 소매 끝이 풀렸을 때 수선하는 사람은 풀린 자리에서 기존 코의 방향과 간격을 그대로 따라 새 실을 이어 뜹니다. 무늬를 같은 방식으로 이어야 수선한 자리가 티 나지 않고, 옷이 한 장처럼 입히기 때문이죠.

이 글에서 다룰 에피택시 공정이 하는 일이 이와 닮았습니다. 웨이퍼 표면의 원자 배열을 본보기로 삼아 그 위에 새 결정층을 같은 배열로 키워 내는 기술이고, 왜 굳이 결정 위에 결정을 또 쌓는지, 어떤 종류가 있고 어디에 쓰이는지 차례로 살펴보겠습니다.

물론 뜨개질과 다른 점도 있습니다. 실은 사람이 한 코씩 걸지만 원자는 뜨거운 표면에서 스스로 안정한 자리를 찾아 들어가고, 이 과정이 어긋나면 수선 자국이 아니라 전기적인 결함으로 남습니다.

에피택시 공정이란, 기판의 결을 이어받는 결정 성장

에피택시(Epitaxy)는 단결정 기판 위에서 기판과 같은 결정 방향으로 새 결정층을 성장시키는 기술입니다. 이름은 “위에”를 뜻하는 그리스어 epi와 “배열”을 뜻하는 taxis에서 왔고, 이렇게 자란 층을 에피층(Epitaxial layer), 본보기가 되는 아래쪽 결정을 기판이라고 부릅니다.

핵심은 에피층이 기판의 원자 배열을 그대로 물려받는다는 점입니다. 같은 실리콘 원자라도 비정질 산화막 위에 쌓이면 방향이 제각각인 다결정이나 비정질 막이 되지만, 깨끗한 단결정 표면 위에서는 기판의 격자 자리를 따라 한 층씩 정렬되며 자랍니다.

웨이퍼 위에 막을 얹는 일이니 일반 증착과 똑같다는 이해는 반만 맞습니다. 사용하는 장비와 원료 가스는 CVD와 닮았지만, 에피택시는 막의 두께보다 결정의 질이 목표이고 표면의 청결도와 온도 조건이 훨씬 엄격하게 요구됩니다.

웨이퍼 위에 결정을 한 번 더 키우는 이유

이미 단결정인 웨이퍼를 두고 왜 또 결정을 키울까요? 첫 번째 이유는 품질입니다. 잉곳을 뽑아 만든 웨이퍼에는 성장 과정에서 들어온 산소와 탄소, 미세한 결정 결함이 어느 정도 남는데, 에피층은 정제된 원료 가스에서 새로 자라므로 표면 쪽 결함이 훨씬 적은 층을 만들 수 있습니다.

두 번째 이유는 도핑을 마음대로 설계할 수 있다는 점입니다. 웨이퍼 자체의 저항은 잉곳을 키울 때 정해져 버리지만, 에피층은 성장 중에 도펀트 가스를 섞어 기판과 전혀 다른 농도와 종류로 만들 수 있습니다. 이온 주입이나 확산은 농도가 완만하게 변하는 분포를 만드는 반면, 에피택시는 농도가 경계에서 비교적 급하게 바뀌는 구조를 만들기에 유리합니다.

전력 반도체에서는 이 설계가 더 중요합니다. 높은 전압을 견디려면 도핑이 옅고 두꺼운 층이 필요하지만, 층 전체의 저항이 커지면 손실이 늘어나므로, 낮은 저항의 기판 위에 필요한 만큼만 옅은 에피층을 얹는 구조가 널리 쓰입니다. 에피층의 두께는 견뎌야 할 전압에 따라 수 µm에서 그 이상까지 달라집니다.

동종 에피와 이종 에피, 격자 간격이 만드는 차이

동종 에피택시와 이종 에피택시

기판과 에피층이 같은 재료이면 동종 에피택시(Homoepitaxy), 다른 재료이면 이종 에피택시(Heteroepitaxy)입니다. 실리콘 위에 실리콘을 키우는 에피 웨이퍼나 탄화규소(SiC) 기판 위에 SiC 층을 키우는 전력 소자용 웨이퍼가 동종의 예이고, 실리콘 위에 실리콘저마늄(SiGe)을 키우는 경우가 이종의 대표적인 예입니다.

이종 에피에서 가장 먼저 따져야 할 것은 격자 상수(Lattice constant)의 차이입니다. 저마늄의 격자 간격은 실리콘보다 약 4% 크기 때문에, 실리콘 위에 SiGe를 얇게 키우면 층이 기판 간격에 맞춰 옆으로 눌려 압축 변형(Strain)을 받은 채 자랍니다.

이 변형은 두께가 일정 한도를 넘으면 버티지 못하고 풀립니다. 이 한도를 임계 두께(Critical thickness)라고 하고, 저마늄 비율이 높을수록 얇아집니다. 한도를 넘으면 결정 속에 전위(Dislocation)라는 선 모양 결함이 생겨 전기적 특성이 나빠지므로, 소자에 쓰는 SiGe 층은 임계 두께 안에서 설계합니다.

선택적 에피택시

선택적 에피택시(Selective Epitaxial Growth, SEG)는 웨이퍼 전체가 아니라 실리콘이 드러난 창에서만 결정이 자라게 하는 방식입니다. 산화막이나 질화막 위에서는 원료 가스에 염소 계열 가스(HCl 등)를 함께 흘려 우연히 붙은 핵을 식각으로 지워 내고, 단결정 표면에서만 성장이 남게 만듭니다.

결정이 자라는 순서와 성장 속도를 정하는 요인

실리콘 에피택시는 대부분 CVD 방식으로 진행됩니다. 아래는 일반적인 흐름을 단계별로 정리한 것입니다.

이 흐름에서 1, 2단계가 가장 중요합니다. 자연 산화막이 남아 있으면 그 자리에서 결정 정보가 끊겨 결함이 생기기 때문에, 에피택시 공정은 장비 안에서 표면을 다시 깨끗이 만드는 과정까지 포함해 설계됩니다.

성장 속도는 온도에 따라 두 구간으로 나뉩니다. 온도가 낮을 때는 표면에서의 반응 속도가 병목이라 온도에 매우 민감하게 반응하고, 온도가 충분히 높아지면 원료 가스가 표면에 도달하는 속도가 병목이 되어 온도에 덜 민감해집니다. 그래서 두꺼운 에피층은 후자 구간에서 균일도를 확보하고, 얇고 정밀한 층은 낮은 온도에서 반응을 세밀하게 조절합니다.

원료에 따라 적정 온도 범위도 크게 달라집니다. 염소 원자가 많은 원료일수록 높은 온도가 필요하고, 최신 로직의 SiGe 에피는 대략 수백 ℃대의 낮은 온도에서 진행되는데, 이는 이미 만들어진 구조의 도펀트가 열에 퍼지지 않게 하려는 목적입니다. 원자를 한 겹씩 쌓는 분자선 에피택시(MBE)도 있지만, 양산 공정의 중심은 CVD 방식입니다.

웨이퍼에서 트랜지스터까지, 에피택시가 쓰이는 곳

에피택시가 쓰이는 첫 번째 자리는 웨이퍼 자체입니다. 에피 웨이퍼는 로직, 아날로그, 전력 반도체와 이미지 센서 등에서 소자 영역의 결함과 도핑을 확실히 통제하기 위해 쓰입니다.

두 번째는 트랜지스터의 소스와 드레인입니다. PMOS에서는 소스와 드레인 자리를 파낸 뒤 SiGe를 에피택시로 채우는 방식이 쓰입니다. 격자가 더 큰 SiGe가 채널을 양옆에서 밀어 채널에 압축 응력이 가해지고, 이 응력은 정공의 이동도를 높이는 방향으로 작용합니다. 이런 응력 층을 스트레서(Stressor)라고 부르고, 채널에 변형을 주어 이동도를 높이는 방식을 변형 실리콘(Strained silicon) 기술이라고 합니다.

NMOS 쪽에서는 인(P)을 성장 중에 함께 넣은 실리콘 에피층을 소스와 드레인으로 키워 저항을 낮추고, 경우에 따라 탄소를 넣은 층으로 인장 응력을 주는 방식도 쓰입니다. 이렇게 성장 중에 도핑하는 방식을 인시츄 도핑(In-situ doping)이라고 하며, 이온 주입으로 생기는 결정 손상을 피할 수 있다는 장점이 있습니다.

세 번째는 3차원 구조입니다. FinFET에서는 핀 위에 에피층을 키워 소스와 드레인의 면적을 늘리고 접촉 저항을 낮추며, GAA 구조에서는 실리콘과 SiGe를 번갈아 쌓은 에피택시 적층에서 SiGe를 선택적으로 제거해 채널이 될 얇은 실리콘 시트를 만듭니다. 구조 자체는 이 블로그의 FinFET과 GAA 글에서 살펴보았으니, 여기서는 그 구조를 만드는 출발점이 에피택시 적층이라는 점만 기억하면 됩니다.

이 밖에 전력용 SiC 에피 웨이퍼, 실리콘 기판 위에 질화갈륨(GaN)을 키운 이종 에피 웨이퍼가 전력 소자와 RF, LED 분야에서 쓰입니다. 어느 경우든 목적은 같습니다. 필요한 위치에, 필요한 결정 품질과 도핑을 가진 층을 정확히 만드는 일입니다.

에피택시 공정의 한계와 관리 포인트

에피택시 공정은 결정의 질이 목표이므로 관리해야 할 항목도 까다롭습니다. 표면에 남은 입자나 오염은 그 위로 결정 결함이 번지는 출발점이 되어 적층 결함(Stacking fault) 같은 불량으로 이어집니다.

기판의 도펀트가 고온에서 에피층으로 빠져나왔다가 다시 들어가는 자동 도핑(Autodoping)도 대표적인 문제입니다. 경계가 설계한 것보다 퍼져 버리므로, 성장 온도와 챔버 조건으로 억제하고 기판 뒷면을 막는 방법을 함께 씁니다. 매몰층이 있는 웨이퍼에서는 패턴이 성장 중 이동하거나 번지는 현상도 관리 대상입니다.

비용과 열 부담도 있습니다. 에피층을 얹는 데는 별도의 장비 시간이 들기 때문에 에피 웨이퍼는 일반 연마 웨이퍼보다 비싸고, 고온 성장은 이미 만들어진 도핑 분포를 흐트러뜨릴 수 있습니다. 그래서 필요한 층만, 가능한 낮은 온도에서 만드는 방향으로 공정이 발전해 왔습니다.

에피택시 종류별 비교 표

구분	동종 에피	이종 에피	선택적 에피
기판과 에피층	같은 재료 (Si 위 Si, SiC 위 SiC)	다른 재료 (Si 위 SiGe, Si 위 GaN)	열린 실리콘 창에서만 성장
격자 관계	격자 상수가 같아 변형이 없음	격자 차이로 변형 발생, 임계 두께 존재	재료에 따라 동종 또는 이종
대표 쓰임	에피 웨이퍼, 전력용 SiC 웨이퍼	SiGe 스트레서, GaN-on-Si, GAA 적층	소스·드레인 에피, 핀 위 성장
핵심 관리 포인트	표면 청결도, 도핑 균일도	두께와 조성, 전위 억제	절연막 위 핵 생성 억제(HCl 병용)
성장 온도 경향	원료에 따라 수백~천 ℃대로 폭넓음	대체로 낮은 온도 쪽	낮은 온도와 식각 가스를 병용

핵심 정리

에피택시 공정은 기판의 원자 배열을 이어받아 새 결정층을 키우는 기술입니다. 웨이퍼가 줄 수 없는 낮은 결함과 자유로운 도핑 설계를 가능하게 하고, 동종 에피는 에피 웨이퍼로, 이종 에피는 SiGe 스트레서와 GAA 적층, 질화갈륨 소자로 이어집니다.

수선 이야기로 돌아가 보면, 새 코가 기존 코와 같은 방향을 따라야 한 장처럼 보이듯 에피층도 격자를 맞춰야 전기적으로 한 덩어리가 됩니다. 에피택시 공정을 이해하는 열쇠는 격자가 맞는지, 표면이 깨끗한지, 도핑이 설계대로인지 세 가지를 함께 보는 것입니다.

면접 대비 질문