EDA 툴 시장 구조, 반도체 설계를 떠받치는 소프트웨어
EDA 툴이 반도체 설계에서 하는 역할과 설계 단계별 도구의 종류, 소수 기업이 이끄는 시장 구조와 그 이유, 최근 변화를 정리합니다.
Read more
반도체 IP, SoC 설계의 재사용과 라이선스 비즈니스
반도체 IP가 SoC 설계에서 재사용되는 이유와 소프트 IP, 하드 IP의 차이, 라이선스료와 로열티로 이루어진 IP 비즈니스 모델을 정리합니다.
Read more
핵심 아날로그 블록, PLL과 ADC와 LDO가 하는 일
핵심 아날로그 블록인 PLL, ADC, LDO가 칩의 클록과 신호 변환, 전원을 책임지는 원리와 주요 성능 지표, 설계 난제를 정리합니다.
Read more
아날로그 회로 설계자, 하는 일과 필요한 역량 정리
아날로그 회로 설계자가 하는 일을 스펙 분석부터 시뮬레이션, 레이아웃 협업, 실측 평가까지 정리하고 필요한 역량과 커리어를 소개합니다.
Read more
저전력 설계 기법, 클록 게이팅과 파워 게이팅, DVFS
저전력 설계 기법인 클록 게이팅, 파워 게이팅, DVFS가 동적 전력과 누설 전력을 줄이는 원리와 각 기법의 대가, 쓰임을 정리합니다.
Read more
Setup Hold violation, 원인과 해결 방법 정리
Setup Hold violation이 정적 타이밍 분석에서 무엇을 뜻하는지, 타이밍 조건식과 원인, 셋업과 홀드 위반을 각각 고치는 방법을 정리합니다.
Read more
UVM 검증, 디지털 회로 검증에서 표준이 된 이유
UVM 검증이 디지털 회로 검증의 표준이 된 이유와 시퀀스, 드라이버, 모니터, 스코어보드로 이루어진 환경 구조, 장점과 한계를 정리합니다.
Read more
Verilog와 SystemVerilog, 차이와 실무 활용
Verilog와 SystemVerilog의 관계와 문법 차이, 클래스와 무작위 생성 같은 검증 기능, 실무에서 설계와 검증에 나누어 쓰는 방식을 정리합니다.
Read more
프론트엔드와 백엔드 설계, 반도체 설계 직무의 차이
프론트엔드와 백엔드 설계가 각각 맡는 업무 흐름과 필요한 역량, 두 영역이 겹치는 지점을 비교해 반도체 설계 직무를 정리합니다.
Read more
반도체 설계 플로우, 스펙에서 사인오프까지 다섯 단계
반도체 설계 플로우를 Spec, RTL, 합성, P&R, Sign-off 다섯 단계로 나누어 단계별 입력과 출력, 타이밍 클로저의 어려움까지 정리합니다.
Read more
