전원망 설계, IR drop을 줄이는 원리와 구조

사무실 벽 콘센트에 멀티탭을 연달아 이어 복합기, 모니터, 전기 주전자까지 줄줄이 꽂아 본 적이 있을 겁니다. 전선이 길고 가늘수록 끝에 매달린 기기에 닿는 전압은 떨어지고, 여러 기기가 한꺼번에 켜지는 순간에는 그 영향이 더 커집니다.

칩의 전원 공급도 같은 문제를 겪습니다. 전원 입구에서 먼 셀일수록, 많은 셀이 동시에 전류를 끌어 가는 순간일수록 공급 전압이 낮아지는 IR drop이 생기고, 이를 억제하는 배선 구조를 만드는 일이 전원망 설계입니다. 이 글은 개념을 다룬 SI와 PI 글보다 한 걸음 들어가 원인을 쪼개 보고 구조를 고르는 방법에 집중합니다.

멀티탭과 다른 점이 있습니다. 칩에서는 전압이 낮아지는 데서 끝나지 않고 지연 증가와 오동작, 배선의 수명 문제로 이어지며, 필요한 전류의 크기도 사이클 안에서 순식간에 요동친다는 점입니다.

전원망 설계가 필요한 이유, 전압 여유 예산

셀의 속도는 공급 전압에 민감합니다. 전압이 내려가면 트랜지스터의 구동 전류가 줄어 지연이 늘고, 공급 전압이 낮은 공정일수록 같은 몇 mV의 강하가 전체 전압에서 차지하는 비율이 커져 영향도 커집니다.

그래서 설계에서는 전압 강하의 허용치를 미리 정해 두고, 전원 경로 전체가 그 안에 들어오도록 관리합니다. 흔히 공칭 전압의 수 % 안쪽을 목표로 삼으며, 이 허용치가 일종의 전압 여유 예산이 됩니다.

IR drop을 키우는 세 가지, 저항과 전류와 거리

IR drop의 기본은 옴의 법칙, 전압 강하 = 전류 × 저항입니다. 이 식에서 저항은 금속층의 시트 저항, 배선의 폭과 길이, 그리고 층 사이를 잇는 비아가 정하고, 전류는 셀이 끌어 가는 스위칭 전류의 총량과 그것이 어디에 몰려 있는지가 정합니다.

거리도 중요합니다. 전류가 지나야 할 배선이 길수록 저항이 직렬로 쌓이므로, 전원이 들어오는 패드나 범프에서 멀리 있는 셀이 불리하고, 전류가 큰 셀이 한곳에 모여 있으면 그 주변이 가장 먼저 흔들립니다. 비아는 개수가 부족하면 층 사이의 병목이 되기도 합니다.

폭을 넓히면 저항은 내려가지만 신호 배선이 쓸 수 있는 자리가 줄어듭니다. 전원망이 배선 자원을 차지하는 만큼 혼잡이 늘어나므로, 전원망 설계는 언제나 신호 배선과의 균형을 함께 고려해야 합니다.

정적 IR drop과 동적 IR drop

정적 IR drop(Static IR drop)은 각 셀의 평균 전류를 전원망의 저항 네트워크에 흘려서 구한 직류 전압 강하입니다. 전원망의 구조적 약점, 곧 가늘게 이어진 구간이나 비아가 모자란 곳, 패드에서 먼 곳을 찾아내는 데 쓰입니다.

동적 IR drop(Dynamic IR drop)은 시간에 따라 변하는 스위칭 전류의 파형을 넣고, 전원망의 저항뿐 아니라 인덕턴스와 커패시턴스(디커플링 커패시터와 소자 고유의 커패시턴스 포함)까지 반영해 구한 순간 강하입니다. 클록 에지 직후 짧은 시간에 많은 셀이 함께 스위칭하면 평균의 몇 배에 이르는 전류가 순간적으로 흐르는데, 파워 게이팅 블록이 켜질 때의 돌입 전류도 같은 종류의 문제입니다.

분석에 넣는 전류 정보의 방식도 다릅니다. 입력 패턴 없이 평균적인 활동도 비율을 가정해 계산하는 방식과, 실제 동작을 시뮬레이션해 얻은 활동 정보를 쓰는 방식이 있고, 후자가 더 현실적이지만 시간이 많이 듭니다.

전원망 설계의 구조, 링과 스트랩과 비아

칩 안의 전원망은 굵은 길에서 점점 가는 길로 갈라지는 계층 구조입니다. 위쪽의 두꺼운 금속층은 저항이 낮아 전류를 멀리 나르고, 아래쪽의 얇은 금속층은 저항이 높아 셀 가까이에서 마지막 구간만 맡습니다.

스트랩의 폭과 간격은 전류 요구와 배선 자원 사이에서 정합니다. 간격이 촘촘하면 셀 레일까지의 거리가 짧아져 강하가 줄지만 신호 배선이 막히고, 성글면 반대가 됩니다. 두꺼운 상위 금속을 쓴다는 점은 배선 RC 지연에서 굵은 상위 층이 먼 거리를 맡는 것과 같은 원리입니다.

전원 배선을 웨이퍼 뒷면으로 옮기는 후면 전력 공급 방식도 연구와 도입이 이어지고 있지만, 적용 여부와 구조는 공정과 제품에 따라 달라서 이 글에서는 앞면 구조를 기준으로 설명했습니다.

디커플링 커패시터가 순간 전류를 받쳐 주는 방식

한 순간에 필요한 큰 전류를 먼 전원에서 끌어오면 경로의 저항과 인덕턴스 때문에 전압이 떨어집니다. 그래서 셀 가까이에 전하를 담아 둔 디커플링 커패시터(Decoupling capacitor)가 순간 전류를 대신 내주고, 스위칭이 끝난 뒤 천천히 다시 채워집니다. 책상 옆에 둔 보조 배터리와 비슷하지만, 칩의 디캡은 나노초 이하 단위로 방전과 충전을 반복하고 용량이 훨씬 작다는 점이 다릅니다.

칩 위에서는 MOS 트랜지스터의 게이트 커패시턴스를 이용한 디캡 셀을 배치 후 비어 있는 공간에 끼워 넣는 방식이 흔합니다. 스위칭하지 않는 일반 셀의 소자와 웰 커패시턴스도 의도하지 않은 디캡 역할을 합니다.

디캡에는 대가가 있습니다. 면적을 차지하고, 얇은 게이트 산화막을 쓰는 MOS 디캡은 게이트 누설 전류가 흘러 정적 전력을 늘립니다. 또 칩 위의 디캡이 맡는 주파수 대역은 한정되어 있어 더 낮은 대역은 패키지와 보드의 디캡이 맡으며, 전원 임피던스를 대역별로 낮추는 관점은 SI와 PI 글에서 다루었습니다.

전압 강하가 타이밍과 신뢰성에 미치는 영향

가장 직접적인 영향은 타이밍입니다. 강하가 큰 곳의 셀은 지연이 늘어 셋업 여유를 잃고, 클록 경로의 버퍼가 영향을 받으면 클록 도착 시각이 달라져 스큐와 지터가 늘어납니다. 데이터 경로와 클록 경로가 받는 영향이 비대칭이면 홀드에도 문제가 생길 수 있습니다.

기능 면에서는 SRAM처럼 전압 여유가 작은 회로의 읽기와 쓰기 마진이 줄어듭니다. 강하가 허용 범위를 크게 벗어나면 로직이 잘못된 값을 잡는 오동작까지 이어질 수 있습니다.

신뢰성에서는 전자이동과 맞닿아 있습니다. 전원망은 전류가 한 방향으로만 흘러 전자이동에 가장 취약하고, 전류가 몰리는 가는 구간이나 비아가 하나뿐인 연결은 IR drop과 전자이동의 위험이 같은 자리에 겹칩니다. 폭을 넓히고 비아를 늘리는 대책이 두 문제에 함께 효과가 있는 경우가 많습니다.

다만 두 문제는 성격이 다릅니다. IR drop은 순간의 전압이 모자라 생기는 성능과 기능의 문제이고, 전자이동은 전류 밀도가 시간에 따라 누적되어 생기는 수명의 문제입니다. 그리고 전원망 저항만 줄이면 IR drop이 사라진다는 생각은 흔한 오해로, 동적 IR drop은 순간 전류의 집중, 디캡의 양과 위치, 인덕턴스에도 좌우되기 때문입니다.

분석과 개선의 흐름

전원망 설계는 한 번에 끝나지 않고 분석과 보강을 반복합니다. 설계가 진행될수록 전류 정보가 정확해지므로 단계마다 확인하는 내용이 달라집니다.

강하를 반영하지 않은 타이밍 분석은 강하가 큰 지역의 셀 지연을 실제보다 낙관적으로 계산합니다. 그래서 사인오프에서는 전원 강하를 타이밍에 연결해 보는 확인이 필수 단계이며, 이후 단계에서 배치나 클록 구조를 바꾸면 전원망 분석도 다시 돌려야 합니다.

정적 IR drop과 동적 IR drop 비교 표

구분	정적 IR drop	동적 IR drop
전류 모델	셀별 평균 전류	시간에 따라 변하는 스위칭 전류 파형
반영하는 요소	전원망의 저항	저항과 인덕턴스, 디캡을 포함한 커패시턴스
잡아내는 문제	가는 구간, 비아 부족, 패드에서 먼 영역	동시 스위칭, 돌입 전류, 디캡 부족
분석 시점	플로어플랜과 배치 이후 비교적 일찍	배선과 클록 구조가 정해진 뒤 사인오프 가까이
주된 대책	스트랩 폭과 간격, 비아 증설, 범프 배치	디캡 삽입, 셀 분산, 스위칭 시점 분산, 파워 게이트 순차 켜기
놓치기 쉬운 점	통과해도 순간 피크는 보지 못함	활동 정보의 현실성에 결과가 좌우됨

핵심 정리

전원망 설계의 목표는 전류가 지나는 경로의 저항과 순간 전류의 충격을 함께 낮춰, 어느 셀에서도 전압 여유 예산 안에서 동작하게 만드는 것입니다. 정적 IR drop은 저항 구조를, 동적 IR drop은 순간 전류와 디캡을 점검하고, 링과 스트랩과 비아의 계층 구조, 디캡 배치, 분석과 보강의 반복이 그 수단입니다.

멀티탭 비유로 돌아가면 굵은 전선과 짧은 경로, 가까운 보조 전원이 끝쪽 기기를 지키는 방법입니다. 비유와 달리 칩에서는 전압 강하가 지연과 클록 스큐, 메모리 마진, 배선의 수명까지 한꺼번에 흔들기 때문에, 전원망을 마지막에 덧붙이지 않고 플로어플랜 단계부터 함께 설계합니다.

면접 대비 질문