N형과 P형 반도체, 불순물 원자가 캐리어를 만드는 원리

과수원에서 사과나무 사이사이에 수분용 품종을 몇 그루만 섞어 심어도 과수원 전체의 열매 맺는 모습이 달라집니다. 전체의 극히 일부가 이질적일 뿐인데 결과는 판 전체에 퍼지죠.

반도체에서도 비슷한 일이 벌어집니다. 순수한 실리콘 결정에 다른 원소를 수백만 개 중 하나꼴로 섞으면 전기적 성질이 완전히 달라지고, 이렇게 만들어지는 두 종류가 바로 N형과 P형 반도체입니다. 이 글에서는 이 한 줌의 불순물이 어떻게 캐리어를 만드는지 원자 수준에서 따라가 보겠습니다.

N형과 P형 반도체가 출발하는 순수한 결정

실리콘은 원자마다 바깥 껍질에 가전자가 4개 있고, 이웃한 4개의 원자와 하나씩 전자를 나누어 쓰며 결합합니다. 이 공유결합(Covalent Bond) 덕분에 모든 전자가 결합에 묶여 있어서, 절대 영도에서는 움직일 수 있는 전자가 하나도 없습니다.

상온에서는 열에너지가 결합을 끊어 전자와 정공이 짝으로 생기지만 그 수가 약 10^10 cm^-3 수준으로 적습니다. 실리콘 원자가 약 5×10^22개인 것에 비하면 극히 일부이고, 이 때문에 순수한 실리콘은 전류를 나르는 재료로는 부족합니다.

그래서 도핑(Doping)이 필요합니다. 순수한 실리콘을 진성 반도체, 도핑한 실리콘을 불순물 반도체(Extrinsic Semiconductor)라고 부르는데, 전형적인 도핑 농도는 대략 10^15에서 10^20 cm^-3 범위이고, 이는 원자 수천만 개당 하나에서 수백 개당 하나 정도의 비율입니다. 불순물을 어떻게 넣는지는 이온 주입과 확산이 맡고, 이 글은 넣고 나서 무슨 일이 일어나는지에 집중합니다.

도너, 전자를 하나 더 내놓는 5족 원소

인(P)이나 비소(As)는 가전자가 5개인 5족 원소입니다. 이 원자가 실리콘 격자의 한 자리를 차지하면 이웃과 결합하는 데 4개를 쓰고 나머지 1개가 남죠. 남은 전자는 결합에 쓰이지 않아 느슨하게만 붙들려 있습니다.

이 남는 전자는 약간의 에너지만 받아도 원자를 떠나 결정 안을 자유롭게 돌아다닙니다. 전자를 내놓는다고 해서 이런 불순물을 도너(Donor)라고 하고, 도너가 많은 반도체가 N형 반도체입니다. 전자를 내놓은 도너 원자는 고정된 양이온(+)이 되어 격자 자리에 그대로 남습니다.

비유로 돌아가면, 수분용 품종이 꽃가루를 내놓듯 도너는 전자를 내놓는 셈입니다. 다만 수분용 품종은 꽃가루만 건넬 뿐 나무 자체는 그대로지만, 도너는 전자를 내주고 나면 자신이 이온으로 바뀌어 격자에 고정된다는 점이 다릅니다.

억셉터, 빈자리를 만드는 3족 원소

붕소(B)는 가전자가 3개인 3족 원소입니다. 실리콘 격자에 들어가면 이웃 4개와 결합해야 하는데 전자가 하나 모자라서, 결합 하나가 빈 채로 남습니다.

이 빈자리를 이웃 결합의 전자가 와서 메우면, 이번에는 그 전자가 있던 자리가 비게 됩니다. 이런 식으로 빈자리가 결정 안을 옮겨 다니는데, 이 빈자리를 양전하를 가진 입자처럼 다룬 것이 정공입니다. 이웃에게서 전자를 받아들인다고 해서 이 불순물을 억셉터(Acceptor)라 하고, 정공이 많은 반도체를 P형 반도체라 합니다. 전자를 받은 붕소 원자는 고정된 음이온(−)이 됩니다.

밴드 그림으로 보는 도너 준위와 페르미 준위

이 과정을 에너지 밴드 그림으로 옮기면 N형과 P형 반도체의 차이가 더 선명해집니다. 도너의 남는 전자는 전도대 바닥보다 약간 아래, 억셉터는 가전자대 꼭대기보다 약간 위에 자신의 에너지 준위를 만듭니다. 실리콘에서 인은 약 45 meV 정도로, 상온 열에너지(kT 약 26 meV)와 비슷한 크기여서 보통의 도핑 농도에서는 대부분 쉽게 전자를 전도대로 내놓습니다. 값은 문헌에 따라 조금씩 다릅니다.

이 상태를 페르미 준위(Fermi Level, EF)로 요약할 수 있습니다. 페르미 준위는 전자가 에너지 상태를 채우는 정도를 가르는 기준 높이이고, 도핑하지 않은 실리콘에서는 밴드갭 중앙 근처(진성 준위, Ei)에 있습니다. N형에서는 전도대 쪽으로 올라가고, P형에서는 가전자대 쪽으로 내려갑니다.

P형도 같은 방식으로 계산됩니다. 억셉터 농도 N_A가 5×10^15 cm^-3이면 p ≈ 5×10^15 cm^-3이고, 페르미 준위는 진성 준위보다 0.0259 eV × ln(5×10^5) ≈ 0.34 eV 아래에 있습니다. 도핑을 높일수록 페르미 준위가 해당 밴드로 더 다가가고, 이 위치 차이가 접합과 트랜지스터에서 장벽의 높이를 정합니다.

도핑이 항상 잘 듣는 것은 아니다

N형과 P형 반도체 모두에서 도핑 농도만 알면 캐리어 수를 바로 알 수 있다는 말은 어느 온도 구간에서만 성립합니다. 아주 낮은 온도에서는 도너가 전자를 붙잡은 채 놓지 않아 캐리어가 줄어드는 동결(Freeze-out)이 일어납니다. 중간 온도에서는 도펀트가 모두 이온화되어 n ≈ N_D가 되는 우리가 아는 영역이 나타나죠.

온도가 충분히 높아지면 열로 생기는 진성 캐리어 n_i가 도핑 농도를 넘어서서, N형이든 P형이든 진성 반도체처럼 행동합니다. 고온에서 반도체 접합이 제 기능을 잃는 이유가 이것이고, 밴드갭이 넓은 재료가 고온 소자에 유리한 까닭이기도 합니다.

농도 쪽에도 한계가 있습니다. 한 결정에 넣을 수 있는 불순물의 양에는 고체 용해도라는 상한이 있고, 넣었다고 해서 모두 격자 자리에 앉아 전기적으로 활성화되는 것도 아닙니다. 소스와 드레인 같은 곳에서는 10^20 cm^-3 안팎의 높은 농도를 쓰지만, 이 부근에서 활성화되는 양이 포화하는 경향이 있습니다.

한 영역에 도너와 억셉터가 함께 들어 있으면 서로 상쇄되어 둘의 차이가 유효한 도핑이 됩니다. 이를 보상(Compensation)이라 하고, 예컨대 N_D가 N_A보다 훨씬 크다면 n ≈ N_D − N_A로 계산합니다. 불순물이 늘수록 캐리어의 이동을 방해하는 산란도 커지므로, 단순히 많이 넣는다고 좋은 것은 아닙니다.

N형과 P형의 비교 표

구분	N형	P형
대표 불순물	인(P), 비소(As), 5족	붕소(B), 3족
불순물의 이름	도너	억셉터
이온화 후 고정 전하	양이온(+)	음이온(−)
다수 캐리어와 소수 캐리어	전자와 정공	정공과 전자
페르미 준위의 위치	진성 준위보다 전도대 쪽	진성 준위보다 가전자대 쪽
반도체 전체의 전하	중성	중성
MOSFET에서의 쓰임	NMOS의 소스와 드레인, PMOS의 웰	NMOS의 기판, PMOS의 소스와 드레인

핵심 정리

N형과 P형 반도체는 순수한 실리콘에 5족 원소를 넣어 전자를 더하거나, 3족 원소를 넣어 정공을 만드는 방식으로 나뉩니다. 도너와 억셉터는 격자 자리에서 전하가 고정된 이온이 되고, 전체는 중성을 유지한 채 움직이는 캐리어의 종류와 페르미 준위의 위치가 달라집니다.

과수원 비유로 돌아가면 소량의 다른 품종이 전체를 바꾸지만, 도핑에는 온도와 용해도, 활성화라는 현실적인 한계가 따릅니다. 이 한계를 알고 나면 이후의 PN 접합과 MOSFET이 왜 정해진 도핑 프로파일을 요구하는지 자연스럽게 이해됩니다.

면접 대비 질문