전원망 설계, IR drop을 줄이는 원리와 구조
전원망 설계는 IR drop을 줄여 모든 셀에 전압을 고르게 전달하는 일입니다. 정적과 동적 강하, 전원망의 구조, 디캡의 역할을 정리합니다.
Read more
클록 트리 합성, 클록 스큐를 줄이는 구조와 원리
클록 트리 합성은 클록을 모든 플립플롭에 고르게 전달하는 단계입니다. 스큐와 지터, 트리 구조, 유용한 스큐, 클록 전력까지 정리합니다.
Read more
동기 리셋과 비동기 리셋, 설계 원칙과 흔한 함정
동기 리셋과 비동기 리셋의 차이, recovery와 removal 검사, 비동기로 걸고 동기로 푸는 구조, 리셋 도메인 크로싱까지 정리합니다.
Read more
클록 도메인 크로싱, 서로 다른 클록 사이로 신호를 건네는 법
클록 도메인 크로싱은 다른 클록 사이로 신호를 넘길 때의 위험과 대책입니다. 2단 동기화기, 핸드셰이크, 비동기 FIFO를 정리합니다.
Read more
고수준 합성, C 코드가 RTL 회로가 되는 과정
고수준 합성은 C와 C++ 같은 동작 기술에서 RTL 회로를 만드는 과정입니다. 스케줄링, 바인딩, 파이프라인과 쓰임새, 한계를 정리합니다.
Read more
GAA 희생층 제거, 나노시트 식각이 까다로운 이유
GAA 희생층 제거가 두 번 필요한 이유와 SiGe 선택 식각의 선택비, 좁은 틈 식각의 어려움, 식각 뒤 두께 편차와 잔류물 문제를 설명합니다.
Read more
박막 응력, 웨이퍼 보우가 생기는 원인과 공정 영향
박막 응력이 생기는 원인과 Stoney 식의 개념, 웨이퍼 보우와 워프가 노광과 척킹에 주는 영향, 3D NAND에서 커지는 이유를 정리합니다.
Read more
오버레이 오차와 CD 균일도, 미세 패턴을 맞추는 관리법
오버레이 오차의 이동, 회전, 배율 성분과 CD 균일도, 광학과 SEM 계측, 피드백과 피드포워드 보정 방법까지 한 번에 정리합니다.
Read more
웨이퍼 베벨, 가장자리 관리가 수율을 좌우하는 이유
웨이퍼 베벨의 구조와 공정별 가장자리 문제, 막 조각이 안쪽 칩으로 번지는 경로, 베벨 식각과 에지 트리밍 같은 관리 수단을 정리합니다.
Read more
RCA 세정, 웨이퍼 표면 오염을 단계별로 벗기는 원리
RCA 세정의 SC-1과 SC-2, 희석 HF 단계가 입자와 유기물, 금속 오염을 어떻게 나눠 제거하는지 린스와 건조의 역할까지 정리합니다.
Read more
