스트레인드 실리콘, 전자와 정공 이동도를 높이는 원리

고무 매트에 인쇄된 보드게임 판을 상상해 보세요. 매트를 가로로 살짝 잡아당기면 칸 사이의 간격이 달라지고, 말이 지나가기 쉬운 길과 걸리기 쉬운 길도 달라집니다.

실리콘 결정에 같은 일을 하는 기술이 스트레인드 실리콘입니다. 이 글에서는 결정을 당기거나 눌러서 전자와 정공의 이동도가 달라지는 원리를 에너지 띠와 유효 질량의 언어로 풀어 보겠습니다.

스트레인드 실리콘이란, 결정을 당기고 눌러 얻는 속도

트랜지스터의 구동 전류는 캐리어가 채널 속을 얼마나 빨리 달리는지에 크게 좌우되고, 그 척도가 이동도(Mobility, μ)입니다. 전계를 걸었을 때 캐리어가 얻는 평균 속도를 전계로 나눈 값이며, 단위는 cm²/V·s입니다.

미세화가 한계에 닿고 전압도 내리기 어려워지자, 이동도는 재료 자체를 손봐 성능을 올릴 수 있는 몇 안 되는 수단이 되었습니다. 결정에 기계적인 응력을 주어 원자 사이 간격을 바꾸는 스트레인(Strain, 변형) 기술이 그것이고, 이렇게 만든 채널이 스트레인드 실리콘입니다. 2000년대 초 90 nm급 공정에서 양산에 도입되었다고 알려져 있습니다.

보드게임 비유와 다른 점도 짚어 두겠습니다. 칸 간격이 달라지는 것 자체가 목적이 아니라, 그 결과로 에너지 띠 구조가 바뀌는 것이 핵심입니다. 같은 방향으로 당겨도 전자는 빨라지고 정공은 느려질 수 있어서, 매트를 늘린다고 모두가 빨라지는 것은 아닙니다.

이동도를 정하는 두 요소, 유효 질량과 산란

이동도는 μ = q × τ / m*로 쓸 수 있습니다. q는 전하량, τ는 캐리어가 한 번 산란된 뒤 다음 산란까지 걸리는 평균 시간이고, m*는 결정 속에서 캐리어가 움직일 때 반영되는 유효 질량(Effective Mass)입니다. 유효 질량이 작을수록, 산란이 드물수록 이동도가 큽니다.

스트레인은 이 두 값을 모두 건드립니다. 응력이 결정의 대칭성을 깨면 에너지 띠 구조가 바뀌어 유효 질량이 달라지고, 캐리어가 머물 수 있는 에너지 상태의 분포가 바뀌어 산란 확률도 달라집니다.

상온의 저농도 벌크 실리콘에서 전자 이동도는 약 1,400 cm²/V·s, 정공 이동도는 약 450 cm²/V·s로 알려져 있습니다(문헌에 따라 값이 조금씩 다릅니다). 실제 MOSFET의 채널은 산화막 계면에서 일어나는 산란 때문에 이보다 훨씬 낮은 이동도를 가집니다.

전자가 정공보다 약 세 배 빠르다는 차이가 CMOS에서 PMOS를 더 넓게 그려야 하는 이유입니다. 스트레인이 의미 있는 것은 느린 쪽인 정공의 이동도를 크게 끌어올려 이 격차를 줄이는 데 성공했기 때문입니다.

전자는 인장, 정공은 압축을 좋아하는 이유

전자부터 보겠습니다. 실리콘의 전도대에는 에너지가 같은 여섯 개의 골짜기(밸리)가 있고, 각 골짜기는 한 방향으로 길쭉한 타원체 모양입니다. 길쭉한 방향으로는 전자가 무겁고(약 0.92 m0), 나머지 방향으로는 가볍게(약 0.19 m0) 움직입니다. m0은 자유 전자의 질량입니다.

채널 면 안에서 양쪽으로 잡아당기는 이축 인장 응력을 주면, 여섯 골짜기의 에너지가 같지 않게 갈라집니다. 면에 수직한 방향으로 길쭉한 두 골짜기는 에너지가 내려가고, 면 안쪽의 네 골짜기는 올라갑니다.

전자는 낮은 에너지로 몰리니 대부분이 두 골짜기에 모이고, 이 골짜기에서는 면 안으로 움직일 때 가벼운 쪽 질량을 쓰게 됩니다. 골짜기 사이를 오가는 산란도 줄어듭니다. 유효 질량 감소와 산란 감소가 겹쳐 전자 이동도가 올라가는 것입니다.

정공은 사정이 복잡합니다. 가전자대 꼭대기에는 무거운 정공과 가벼운 정공의 띠가 겹쳐 있고, 띠의 모양도 휘어 있습니다. 채널 방향으로 누르는 압축 응력을 주면 이 띠들이 갈라지고 휘어짐이 바뀌어 전류 방향의 유효 질량이 가벼워지며, 띠 사이를 오가는 산란도 줄어듭니다.

격자 불일치로 만드는 방식과 공정으로 응력을 주는 방식

응력을 주는 방법은 크게 두 갈래입니다. 첫째는 기판 전체에 거는 방식입니다. 실리콘보다 격자 상수가 큰 실리콘 저마늄(SiGe) 층 위에 얇은 실리콘을 키우면, 실리콘이 아래 층의 간격에 맞춰 면 안으로 늘어나 이축 인장 상태가 됩니다.

이 방식은 두꺼운 SiGe 완화 버퍼층이 필요하고 결정 결함이 생길 수 있으며, 변형된 실리콘 층의 두께에도 임계 두께라는 한계가 있습니다. SiGe는 열이 잘 빠지지 않는다는 점도 부담입니다.

둘째는 공정으로 트랜지스터마다 국부적으로 응력을 주는 방식입니다. PMOS에서는 소스와 드레인 자리를 파내고 SiGe를 키우는데, 실리콘보다 간격이 큰 결정이 양쪽에서 채널을 밀어 채널 방향 압축이 걸립니다.

NMOS에서는 인장 응력을 가진 실리콘 질화막을 트랜지스터 위에 덮거나, 탄소를 넣은 실리콘을 소스와 드레인에 써서 채널을 당깁니다. 현재 양산의 중심은 이 일축 방식입니다. 두 소자에 부호가 반대인 응력을 따로 줄 수 있고, 채널이 짧을수록 소스와 드레인이 가까워 응력이 잘 전달되며, 기판 전체의 결함 문제를 피할 수 있기 때문입니다.

이동도 향상이 닿는 한계와 입체 구조로의 계승

응력은 열처리나 결함 때문에 풀려 버리기도 하고, 한쪽 캐리어에 좋은 응력은 다른 쪽에는 해가 되기도 합니다. 응력이 전달되는 정도가 주변 레이아웃의 거리와 모양에 따라 달라지므로, 같은 트랜지스터라도 놓인 위치에 따라 특성이 달라져 설계 규칙이 까다로워집니다.

이동도가 올라가도 전류가 그만큼 오르지는 않습니다. 채널이 아주 짧은 소자에서는 캐리어 속도가 포화되어 전류가 이동도에 비례하지 않기 때문입니다. 그래도 소스에서 채널로 들어가는 캐리어의 속도가 빨라지는 등의 경로로 전류 증가에 기여한다고 설명합니다.

FinFET과 GAA 같은 입체 구조로 넘어간 뒤에도 스트레인은 사라지지 않았습니다. 소스와 드레인에 응력을 가진 에피택시 층을 키우는 방식이 구조에 맞게 변형되어 이어지고 있다고 알려져 있습니다. 채널 모양은 바뀌어도 이동도를 높이는 원리는 같은 셈입니다.

이축 인장과 일축 응력 비교 표

구분	이축 인장 (기판 유도, 전역)	일축 응력 (공정 유도, 국부)
응력을 주는 방법	SiGe 층 위에 실리콘을 성장	소스·드레인 에피택시, 응력 질화막 등
응력의 방향	면 안의 두 방향이 모두 인장	채널 방향 한 축, NMOS는 인장이고 PMOS는 압축
이득이 큰 캐리어	전자 중심, 변형이 작을 때 정공의 이득은 작음	전자와 정공 모두, 소자별로 다른 응력
주된 부담	두꺼운 SiGe 버퍼, 결함, 열 전도	응력 이완, 레이아웃 의존성, 공정 단계 추가
짧은 채널에서	기판 전체에 걸쳐 일정하게 작용	소스·드레인이 가까워 응력 전달에 유리
양산 활용	주류는 아님	주로 쓰이는 방식

핵심 정리

스트레인드 실리콘은 결정에 응력을 주어 에너지 띠 구조를 바꾸고, 유효 질량을 줄이면서 산란을 억제해 이동도를 높이는 기술입니다. 전자는 채널 방향 인장에서, 정공은 채널 방향 압축에서 이득을 보므로 NMOS와 PMOS에 서로 다른 응력을 줍니다.

보드게임 판을 늘리는 비유로 돌아가면, 판을 어느 방향으로 얼마나 늘릴지는 말의 종류에 맞춰 달리해야 합니다. 구조를 바꾸지 않고도 전류를 올릴 수 있어서, 입체 구조의 시대에도 이어지는 재료 기술입니다.

면접 대비 질문